ネットワーキング ラインカードでの Virtex™-5 FPGA の使用

音声、ビデオ、およびデータ向けの集中型 IP ベース ネットワークの課題に対応して、Virtex-5 FPGA は最先端のパケット プロセッシング機能、テレコム フレーマ/MAC ブロック、ワイヤード アクセス フレーマ/MAC、シリアル バックプレーン インターフェイス、およびメモリ コントローラ、エンベデッド サブシステム、プロトコル ブリッジなどその他のワイヤード通信システム機能の開発を促進するソリューションを提供します。

図 1: Virtex-5 をベースとしたプログラム可能なテレコム/データコム ラインカード

Virtex-5 FPGA は、高い性能および柔軟性を持ち、スケーラブルな、コスト効率が最適化された独自のプラットフォームを提供します。このプラットフォームは、次に示す機能に基づいて構築されています。

• 高集積、高速、リプログラマブルな ExpressFabric™ アーキテクチャ
• 550Mhz 36K ビットのデュアル ポート ブロック RAM/FIFO
• 550Mhz 25x18 DSP スライス
• 550Mhz CMT (クロック マネージメント タイル)
• SelectIO™ テクノロジ
• 高速な GTP トランシーバ (Virtex-5 LXT/SXT)
• 低消費電力
• スパース シェブロン パッケージ

高集積、高速、リプログラマブルな ExpressFabric アーキテクチャ

• レイヤ 1 ～ レイヤ 7 のプロトコル処理ブロックの作成と統合
• 独自のアルゴリズムでパケット処理機能をインプリメント (トラフィック マネージメント)
• ワイヤ スピードでのスループットをサポート
• FPGA、ASIC、ASSP、NPU、CPU、DSP、および共通点のないプロトコルとの組み合わせを相互接続
• ATM からイーサネットなどのプロトコル ブリッジをサポート
• プログラマブル ネットワーキング ハードウェアを有効にしてユーティリティを最大化
• 向上した 6 入力 LUT デザインによってファンクション ブロックのインプリメンテーションをさらに効率化

550Mhz 36K ビット デュアル ポート ブロック RAM/FIFO

• 内部メモリ リソースへの迅速なアクセスを実現
• FIFO およびパケット バッファ作成時の外部メモリ向け BOM および要件を削減
• パケット プロセッシングなどのブロック RAM を大量消費するアプリケーションをターゲットとした SXT デバイスの BRAM ロジック比を増加

550Mhz 25x18 DSP スライス

• RPR 内のフェアネス アルゴリズムなどの通信アルゴリズムを高速化
• その他の機能のために貴重なロジック リソースを節約
• SXT デバイスのロジック比に対して DSP スライス数を増加し、FEC などの演算集中型アプリケーションに最適化
• チャネル FEC あたりのコストが最も低い

550Mhz CMT (クロック マネージメント タイル)

• 高速な動作周波数で高スループットのアプリケーションを設計
• 複数のクロック ドメインを持つチップのデザインに高度に統合されたシステムを開発
• 複数のリファレンス クロックを用いたシステム レベルのボード デザインを容易化

SelectIO テクノロジ

• HSTL および SSTL などの標準、あるいは独自のシングルエンド インターフェイスと、SFI-4 および SPI4.2 などの差動インターフェイスを介したスループットの最大化を実現
• FPGA、ASIC、ASSP、NPU、CPU、DSP、および共通点のないプロトコルとの組み合わせを相互に接続する

高速 GTP トランシーバ (Virtex-5 LXT/ SXT)

• 既存の外部トランシーバを置き換えてシステム全体での消費電力およびコストを削減
• 100Mbps ～ 3.2Gbps の操作範囲
• 3.2Gbps で 100mW 未満の業界で最も低い消費電力
• PCI Express およびトライモード イーサネット MAC ブロック内蔵

低消費電力

• ラック マウント システム向けの消費電力管理デザインを簡便化
• 電圧と温度の制御、分析、および警告にシステム モニタを使用
• エアフロー、ファン、およびヒート シンクに関する消費電力管理コストを削減

スパース シェブロン パッケージ

• メモリおよび GMII、SPI4.2 などの標準インターフェイスを含む複雑なパラレル I/O アプリケーション向けの信頼できる高速 I/O 性能とデザイン マージンを実現