Product|gsd
ホーム : アプリケーション情報 : ワイヤード通信 : Virtex-5 FPGAs を使用したワイヤード ソリューション

Virtex-5 FPGA を使用したワイヤード ソリューション

関連情報
Virtex-5 TXT FPGA
チップ レート ソリューション
チップ間ブリッジ
MicroBlaze
メモリ コントローラ リファレンス デザイン (英語)
ワイヤード通信チームへのお問合せ
Wired Backgrounder (PDF)

ネットワーキング ラインカードでの Virtex-5 FPGA の使用

音声、ビデオ、およびデータ向けの集中型 IP ベース ネットワークの課題に対応して、Virtex®-5 FPGA は最先端のパケット プロセッシング機能、テレコム フレーマ/MAC ブロック、ワイヤード アクセス フレーマ/MAC、シリアル バックプレーン インターフェイス、およびメモリ コントローラ、エンベデッド サブシステム、プロトコル ブリッジなどその他のワイヤード通信システム機能の開発を促進するソリューションを提供します。

図 1

Virtex-5 をベースとしたプログラム可能なテレコム/データコム ラインカード

Virtex-5 FPGA は、高い性能および柔軟性を持ち、スケーラブルな、コスト効率が最適化された独自のプラットフォームを提供します。このプラットフォームは、次に示す機能に基づいて構築されています。

高集積度、高速、リプログラマブルな ExpressFabric アーキテクチャ

  • レイヤ 1 ～ レイヤ 7 のプロトコル処理ブロックの作成と統合
  • 独自のアルゴリズムでパケット処理機能をインプリメント (トラフィック マネージメント)
  • ワイヤ スピードでのスループットをサポート
  • FPGA、ASIC、ASSP、NPU、CPU、DSP、および共通点のないプロトコルとの組み合わせを相互接続
  • ATM からイーサネットなどのプロトコル ブリッジをサポート
  • プログラマブル ネットワーキング ハードウェアを有効にしてユーティリティを最大化
  • 向上した 6 入力 LUT デザインによってファンクション ブロックのインプリメンテーションをさらに効率化

550Mhz の 36K ビット デュアル ポート ブロック RAM/FIFO

  • 内部メモリ リソースへの迅速なアクセスを実現
  • FIFO およびパケット バッファ作成時の外部メモリ向け BOM および要件を削減
  • パケット プロセッシングなどのブロック RAM を大量消費するアプリケーションをターゲットとした SXT デバイスの BRAM ロジック比を増加

550Mhz の 25x18 DSP スライス

  • RPR 内のフェアネス アルゴリズムなどの通信アルゴリズムを高速化
  • その他の機能のために貴重なロジック リソースを節約
  • SXT デバイスのロジック比に対して DSP スライス数を増加し、FEC などの演算集中型アプリケーションに最適化
  • チャネル FEC あたりのコストが最も低い

550Mhz の CMT (Clock Management Tile)

  • 高速な動作周波数で高スループットのアプリケーションを設計
  • 複数のクロック ドメインを持つチップのデザインに高度に統合されたシステムを開発
  • 複数のリファレンス クロックを用いたシステム レベルのボード デザインを容易化

SelectIO テクノロジ

  • HSTL および SSTL などの標準、あるいは独自のシングルエンド インターフェイスと、SFI-4 および SPI4.2 などの差動インターフェイスを介したスループットの最大化を実現
  • FPGA、ASIC、ASSP、NPU、CPU、DSP、および共通点のないプロトコルとの組み合わせを相互に接続する

高速 GTP トランシーバ (Virtex-5 LXT/ SXT/FXT/TXT)

  • 既存の外部トランシーバを置き換えてシステム全体での消費電力およびコストを削減
  • 100Mbps ～ 6.5Gbps の動作範囲
  • 3.2Gbps で 100mW 未満、6.5Gbps で 200mW の最も低い消費電力
  • Interlaken, HiGIG, RXAUI, SPAUI などのインターチップおよびインターボード通信プロトコルをサポートする高速かつ多数の I/O を提供
  • PCI Express およびトライモード イーサネット MAC ブロック内蔵

消費電力の削減

  • ラック マウント システム向けの消費電力管理デザインを簡便化
  • 電圧と温度の制御、分析、および警告にシステム モニタを使用
  • エアフロー、ファン、およびヒート シンクに関する消費電力管理コストを削減

スパース シェブロン パッケージ

  • メモリおよび GMII、SPI4.2 などの標準インターフェイスを含む複雑なパラレル I/O アプリケーション向けの信頼できる高速 I/O 性能とデザイン マージンを実現
Virtex-5 FPGA ワイヤード通信アプリケーション
カテゴリ アプリケーション
パケット プロセッシング
  • トラフィック マネージメント
  • パケット クラスの指定
  • パケット編集
  • データおよびネットワーク セキュリティ
  • TCP/IP オフロード
テレコム フレーマおよび MAC
  • SONET/SDH フレーマ/マッパ
  • PDH フレーマ/マッパ
  • POS、ATM マッパ
  • ATM - AALx、SAR
  • EOS (Ethernet over SONET) - GFP、VCAT、LCAS
  • 1GE、10GE、40GE、100GE MAC
  • G.709 OTN
  • 擬似ワイヤ (PWE3)
  • RPR
  • L1/L2 スイッチング
ワイヤード アクセス (DSL、PON、CMTS)
  • xPON MAC
  • ATM およびイーサネット間の相互作用
  • IMA (ATM の逆多重化 - Inverse Multiplexing over ATM)
シリアル バックプレーンおよびブリッジング (チップ間、チップとモジュール間、チップとバックプレーン間)
  • XAUI/HiGIG+/RXAUI/10GE/Interlaken
  • ギガビット イーサネット (ソフトまたはハード MAC)
  • シリアル RapidIO
  • PCI-Express (ソフトまたはハード PCIe® システム ブロック)
  • TFI-5
  • OC-48
  • Aurora (軽量のシリアル プロトコル)
  • 独自の 600Mbps ～ 3.2Gbps
  • メッシュ ファブリック インターフェイス
  • AdvancedTCA/MicroTCA
  • SPI-4.2 と XAUI 間および SFI-4.1 と TFI-5 間などのブリッジ
  • ラインサイド PHY へのフレーマ (SFI-4.1/XSBI/XAUI)
  • 独自のインターフェイス
  • その他
メモリ コントローラ
  • DDR2 SDRAM、DDR SDRAM、QDR II SRAM、RLDRAM II、DDR3
エンベデッド プロセッシング (MicroBlaze™ ソフト プロセッサ)
  • FPGA 内部でのハードウェア/ソフトウェア パーティショニング
  • パケット プロセッシング
/csi/footer.htm