アドバンス サーチ
ホーム : アプリケーション情報 : ワイヤレス通信

ワイヤレス通信

 

ザイリンクスは、 RF デジタル フロントエンド (DFE) 、信号処理、ベースバンド プロセッシング (フォワード エラー修正 (FEC) 、フーリエ変換、適応変調を含む), 高度なインターフェイス、コネクティビティ、ブリッジング ソリューションにおける高性能かつコスト対効果に優れたワイヤレス ネットワーク機器用ソリューションを提供します。 ザイリンクスおよびパートナ企業は以下を提供します。

  • リファレンス デザインとハードウェア プラットフォームにより、高性能無線およびベースバンド プロセッシング機能を簡易化
  • 柔軟でアップグレード可能なソリューションは、困難な WCDMA 、 WiMAX 、 TD-SCDMA 、 LTE などの規格更新に最適
  • IP コアとリファレンス デザインが CPRI 、 OBSAI 、 SRIO といった最新の無線、ベースバンド、 DSP コネクティビティ規格をサポート
  • 業界をリードする FEC ソリューション - 高度な Turbo コーデック アルゴリズムにより全体の性能の向上、レイテンシの低減、チャネルあたりのコスト低減を実現
  • わかりやすいネットワーク ソリューションのポートフォリオにより新規の低レイテンシ ベース ステーション アーキテクチャおよびすべての IP コアおよびバックホール ネットワークの移行をサポート

提供されるリソースは以下の機能およびタイプを含みます。

最新の Virtex™-5 FPGA を利用したワイヤレス ソリューションは、Virtex™-5 FPGA を使用したワイヤレス ソリューションを参照してください。

ワイヤレス通信リソースは、以下を提供します。

インターフェイスとコネクティビティ
トピック リソース タイプ プロバイダ
OBSAI RP3 OBSAI RP3/RP3-01 v4.0 IP コア
デバイス アーキテクチャ - Virtex-5 LXT/SXT		 IP ザイリンクス
OBSAI RP3 リファレンス デザイン (ログインが必要です)
デバイス アーキテクチャ - Virtex-II Pro/Virtex-4		 リファレンス デザイン ザイリンクス
CPRI CPRI v2.1 IP コア
デバイス アーキテクチャ - Virtex-5 LXT/SXT
IP ザイリンクス
CPRI リファレンス デザイン (ログインが必要です)
デバイス アーキテクチャ - Virtex-II Pro/Virtex-4		 リファレンス デザイン ザイリンクス
SRIO SRIO カスタマイズ サーチ ザイリンクス
PCI Express® PCI Express 用エンドポイント 開発キット ザイリンクス
イーサネット MAC Virtex-5 LXT/FXT FPGA 対応イーサネット MAC 内蔵ハード IP コア シリコン製品 ザイリンクス
EMIF XAPP753 - EMIF を使用する TMSC6000 DSP プラットフォームへの FPGA インターフェイス (PDF) アプリケーション ノート ザイリンクス
VLYNQ DS324 - VLYNQ v1.2 (PDF) データシート ザイリンクス
Texas Instruments プロセッサ用 VLYNQ インターフェイス IP ザイリンクス
リンク ポート XAPP634 - アナログ デバイス TigerSHARC リンク (PDF) アプリケーション ノート ザイリンクス
XAPP635 - LVDS リンク ポートを使用したアナログ デバイス TigerSHARC TS20x と Virtex-II FPGA のインターフェイス (PDF) アプリケーション ノート ザイリンクス
高速 ADC/DAC インターフェイス ADC/DAC アプリケーション ノート カスタマイズ サーチ ザイリンクス
Top へ トップへ
RF (ラジオ カード)
トピック リソース タイプ プロバイダ
Peak Cancellation クレストファクタ リダクション (PC-CFR) PC-CFR リファレンス デザイン (ログインが必要です)
デバイス アーキテクチャ - Virtex-4, Virtex-5 FPGA
Supports 複数のサンプル レートと無線インターフェイス規格をサポート
低消費電力
小さなフットプリントの 設計に最適化
System Generator 例 - TD-SCDMA 		リファレンス デザイン ザイリンクス
WCDMA/HSPA WCDMA/HSPA リファレンス デザイン (ログインが必要です)
デバイス アーキテクチャ - Virtex-4 、 Virtex-5 FPGA
DUC - 3 キャリア
DDC - 6 キャリア (レシーバ ダイバーシティ)
CFR - 3 キャリア(PAPR<6 dB@<11% EVM, >60 dB ACLR)		 リファレンス デザイン ザイリンクス
WiMAX WiMAX リファレンス デザイン (ログインが必要です)
デバイス アーキテクチャ - Virtex-4 、 Virtex-5 FPGA
DUC - 1 キャリア (ダイナミック スイッチ 3.5 、 5 、 7 、 10 MHz)
DDC - 1 キャリア (ダイナミック スイッチ 3.5 、 5 、 7 、 10 MHz)
CFR - 1 キャリア (PAPR>1.5 dB@2% EVM)		 リファレンス デザイン ザイリンクス
WiMAX リファレンス デザイン (ログインが必要です)
デバイス アーキテクチャ - Spartan-3A DSP FPGA
DUC - 1 キャリア (ダイナミック スイッチ 5 、 10 MHz)
DDC - 1 キャリア (ダイナミック スイッチ 5 、 10 MHz) 		リファレンス デザイン ザイリンクス
TD-SCDMA TD-SCDMA リファレンス デザイン (ログインが必要です)
デバイス アーキテクチャ - Virtex-4 FPGA
DUC - 最高 6 キャリア
DDC - 最高 6 キャリア		 リファレンス デザイン ザイリンクス
DUC/DDC Modulation and demodulation IP
デバイス アーキテクチャ - 多様		 カスタマイズ サーチ ザイリンクスおよびパートナ
XAPP1018 - Designing Efficient DUC/DDC with System Generator and Core Generator (PDF) アプリケーション ノート ザイリンクス
Top へ トップへ
ベースバンド プロセッシング (チャネル カード)
トピック リソース タイプ プロバイダ
WCDMA/HSPA RACH リファレンス デザイン IP ザイリンクス
Searcher リファレンス デザイン IP ザイリンクス
WiMAX FEC WiMAX IEEE802.16-2004 FEC リファレンス デザイン (ログインが必要です)
System Generator 8.1 またはそれ以降
Randomiser/Derandomizer 、 RS/Viterbi FEC エンコード/デコード 、 Interleaver/Deinterleaver 、 QAM Mapper/Demapper 付属 Tx / Rx チェーン		 リファレンス デザイン ザイリンクス
FEC コア Turbo コーデック IP カスタマイズ サーチ ザイリンクス
Reed-Solomon IP カスタマイズ サーチ ザイリンクス
Viterbi/Convolutional IP カスタマイズ サーチ ザイリンクス
LDPC IP カスタマイズ サーチ ザイリンクス
Top へ トップへ
採用情報 イベント ウェブセミナ プレスリリース IR 情報 フィードバック 法的情報 サイトマップ
© 1994-2008 Xilinx, Inc. All Rights Reserved.