ISE Design Suite

ISE Design Suite の各エディション

ISE Design Suite : System Edition

ロジック/コネクティビティを組み合わせた設計をサポートする統合型ソフトウェア ソリューション

ISE Design Suite : Logic Edition

新しい Virtex®-6 および Spartan®-6 ターゲテッド デザイン プラットフォームを含むザイリンクス FPGA をサポートする、RTL ベースで最初から最後まで設計可能なデザイン環境

ISE Design Suite : DSP Edition

アルゴリズム、システム、ハードウェアの開発者のニーズに最適な開発フローおよび IP

ISE Design Suite : Embedded Edition (PDF)

エンベデッド PowerPC® ハードプロセッサ コアおよび/または MicroBlaze™ ソフト プロセッサ コアを使用するザイリンクス プラットフォーム FPGA デザインに必要なツールおよび IP

資料

データシート、ユーザー ガイド、およびその他の技術資料

IP ライセンス契約 - SignOnce

ザイリンクスおよび業界をリードするサード パーティのライセンス契約に関する記載

ISE Design Suite 製品パンフレット (PDF)

ISE® Design Suite : Logic Edition の特長および利点について記載

ISE Design Suite マニュアル

すべての ISE Design Suite をサポート

関連する IP トピック

CORE Generator™ システム

頻繁に使用されるファンクション用に最適化された構築ブロックおよび定義済み IP のセット

MIG (メモリ インターフェイス ジェネレータ)

メモリ インターフェイス ジェネレータ (MIG) は、すべての ISE Design Suite に含まれ、ザイリンクス FPGA のメモリ コントローラおよびインターフェイスの作成に使用されます。

アーキテクチャ ウィザード

アーキテクチャ ウィザードは、クロッキングや I/O 機能のような FPGA アーキテクチャ機能の作成とインプリメンテーションをサポートします。ウィザードはテンプレートとは異なり、設計者がハード/ソフト ロジックをカスタマイズでき、ステップごとにオンライン ガイダンスおよびヘルプが用意されています。

エンベデッド プロセッサ IP

ISE Design Suite : Embedded Edition およびエンベデッド開発キット (EDK) に含まれる IP コア

ウェブ セミナ

ビデオ デモ

製品のデモ ビデオをご覧になり、ISE® Design Suite を使用した設計にご活用ください。

オンライン ビデオ

ライブ プレゼンテーションとテクノロジ デモ

トレーニング

ソフトウェア チュートリアル

最先端技術のチュートリアルには、デザイン入力から検証およびデバックがなどが含まれます。

FPGA 設計導入

ザイリンクスのデザイン フローを理解し、最良の結果を得る手法とは何かを学びます。

ザイリンクス トレーニング サービス

プログラマブル ロジックの専門家による高品質なトレーニングです。

サービスおよびサポート

ザイリンクス オンライン サポート

テクニカル サポート、ダウンロード、フォーラム、およびデバイス別のサポートへ簡単にアクセス

ウェブケース

技術的なご質問は、テクニカル サポートへお問い合わせください。

アンサー データベース

アンサー データベースの検索がご利用いただけます。

フォーラム

ユーザー間による興味のあるトピックについてのディスカッションの場です。