アドバンス サーチ
ホーム : テクノロジ ソリューション : エンベデッド プロセッシング : Platform Studio と EDK : エンベデッド プロセッシング ペリフェラル IP コア

エンベデッド プロセッシング ペリフェラル IP コア

関連情報
MicroBlaze ソフト プロセッサ
PowerPC 440
エンベデッド プロセッサ
PowerPC 405
エンベデッド プロセッサ
EDK 資料
IP センタ

EDK は、以下のコアを標準で提供します。 それぞれのコアは、 ザイリンクス Platform Studio 内で機能し、お客様の必要なあらゆる機能のインプリメンテーションを提供します。これらの IP コアは、ザイリンクス MicroBlaze™ ソフト プロセッサ コアおよび PowerPC® プロセッサと連動します。

プロセッサ IP コア
タイトル  
MicroBlaze プロセッサ (PDF)  
PowerPC 440 プロセッサ : Virtex®-5 FPGA (PDF)  
PowerPC 405 プロセッサ : Virtex-4 FPGA (PDF)  
PowerPC 405 プロセッサ : Virtex-II Pro FPGA (PDF)  
バス/ブリッジ IP コア
タイトル  
PowerPC Device Control Register Bus (PDF) 
Data Side OnChip Memory Controller (PDF)  
Fast Simplex Link Bus (PDF) 
Instruction Side OnChip Memory Controller (PDF) 
Local Memory Bus (PDF) 
MultiChannel to PLBv46 Interface (PDF) 
Processor Local Bus (PLBv46) (PDF) 
PLBv46 to DCR Bridge (PDF) 
PLBv46 to User IP Master Burst Core (PDF) 
Top へ トップへ
ペリフェラル IP コア
タイトル  
XPS Controller Area Network (PDF) DO-DI-CAN*
XPS Central DMA (PDF) 
XPS Delta-Sigma ADC (PDF) 
XPS Delta-Sigma DAC (PDF) 
XPS External Peripheral Controller (PDF) 
XPS EthernetLite Controller (PDF) 
XPS FlexRay™ Controller (PDF) DO-DI-FLEXRAY*
XPS General Purpose I/O (PDF) 
XPS Hardware ICAP Controller (PDF) 
XPS I2C Controller (PDF) 
XPS Interrupt Controller (PDF) 
XPS LocalLink FIFO (PDF) 
XPS LocalLink TriMode Ethernet MAC (PDF) DO-DI-TEMAC*
XPS Mailbox (PDF) 
XPS Mutex (PDF) 
XPS SPI Controller (PDF) 
XPS System Ace™ Interface Controller (PDF)  
XPS System Monitor Interface (PDF) 
XPS Timebase / Watchdog Timer (PDF) 
XPS Counter / Timer (PDF) 
XPS 16550 UART (PDF) 
XPS UARTLite (PDF) 
XPS USB2 Endpoint Controller (PDF) DO-DI-USB2-DEVICE*
PLBv46 PCI Full Bridge (PDF) DO-DI-PLBV46-PCI*
PLBv46 PCIe® Bridge (PDF)  
DMA Channelized Scatter / Gather Controller (PDF) 
DCR Interrupt Controller (PDF) 
Fixed Interval Timer (PDF) 
MII to RMII Interface (PDF) 
*別途ライセンス用の部品番号です。
Top へ トップへ
インフラストラクチャ IP コア
タイトル  
Clock Generator Module (PDF) 
Floating Point interface for Virtex-5 FPGAs (PDF)  
Floating Point interface for Virtex-4 FPGAs (PDF)  
JTAG Controller for PPC (PDF) 
Phase Lock Loop Module (PDF) 
Processor Reset Controller (PDF) 
Bus Splitter Utility (PDF) 
Flip-Flop Utility (PDF)  
Vector to Bit Reduction Utility (PDF) 
Vector Logic Utility (PDF) 
Top へ トップへ
メモリ/メモリ コントローラ IP コア
タイトル  
MultiPort Memory Controller (PDF) 
PowerPC 440 DDR2 Memory Controller (PDF)  
PowerPC D-Side OCM BRAM Controller (PDF)  
PowerPC I-Side OCM BRAM Controller (PDF)  
MicroBlaze LMB BRAM Controller (PDF) 
MultiChannel OPB DDR2 Controller (PDF) 
MultiChannel OPB DDR Controller (PDF) 
MultiChannel OPB Ext. Memory Controller (PDF) 
MultiChannel OPB SDRAM Controller (PDF) 
XPS BRAM Controller (PDF) 
XPS MultiChannel Ext. Memory Controller (PDF) 
デバッグ IP コア
タイトル  
ChipScope ILA Core (PDF) 
ChipScope PLBv46 IBA Core (PDF) 
ChipScope VIO Core (PDF) 
MicroBlaze Debug Module (PDF) 
Xilinx MicroBlaze Trace Core (PDF) 
Top へ トップへ
採用情報 イベント ウェブセミナ プレスリリース IR 情報 フィードバック 法的情報 サイトマップ
© 1994-2008 Xilinx, Inc. All Rights Reserved.