ロジック デザイン

ISE Design Suite: Ultimate Productivity

ISE Design Suite 10.1 - 優れた生産性

新しく SmartCompile テクノロジを採用した ISE™ は、より迅速な PLD タイミング クロージャと最高のパフォーマンスを提供。比類のないデザイン生産性をお届けする広範なオプショナル製品もお届けします。

ISE™ と連携して生産性をさらに向上し、個別のデザイン フローのニーズに対応するオプションのソフトフェア

ロジック デザイン テクノロジ

  • デザイン入力
    ISE は HDL 入力や回路図入力、IP コアの統合など、現在最も普及しているデザイン キャプチャ手法をサポートするとともに、自作の IP の再利用も強力にサポートしています。
  • 合成ツール
    ハードウェア記述言語 (HDL) によるデザイン定義から、ターゲットするシリコン デバイスへの論理的、物理表現を生成します。サードパーティ製品およびザイリンクス XST でサポートします。
  • インプリメンテーションとコンフィギュレーション
    インプリメンテーションの技術を駆使した ISE は、デザイン入力と合成により作成されたロジックを、ターゲット デバイスの特定の物理リソースに割り当てます。
  • 検証ツール
    ザイリンクスの検証ツール は、スタティック タイミング解析から論理等価チェックをするフォーマル検証のサポートまで、デザイン フローの全工程でいかなるタイプのデザイン デバッグも可能な総合的な検証を提供します。
  • ボードレベル インテグレーション
    プログラマブル ロジック デザインがシステムの中で機能するようサポートを提供します。
  • 高度なデザイン技術
    最先端のツールとテクノロジがお客様が必要とするデザイン フローを提供し、高性能デザイン環境でより高い生産性の実現をお手伝いします。

リソース

ロジック デザイン製品

  • ISE™ Foundation™ ソフトウェア
    パフォーマンスの最適化、消費電力の管理、コストの削減、より高い生産性を実現する業界最高のプログラマブル ロジック デザイン ソリューションです。 ISE Foundation は、ザイリンクスの主要 FPGA と CPLD をサポートしています。
  • ISE™ WebPACK™ ソフトウェア
    ザイリンクスの CPLD と中集積度の FPGA 用の無償で使いやすいロジック デザイン ソリューションであり、Windows と Linux に対応する ISE Foundation に含まれるすべての機能を提供します。
  • ISE Classics
    以前リリースされた ISE ソフトウェア ツールの無償コレクション

開発システム オプション

  • ChipScope™ Pro ツール
    ChipScope Pro は、システム動作速度と同じか、それに近い速度でのオンチップ検証を可能にする先進のリアルタイム検証ツールです。
  • ChipScope Pro Serial IO ツールキット
    最新のザイリンクス ChipScope Pro Serial IO ツールキットは、オプションとして好評の ChipScope Pro 検証ツールセットに追加することによって、Virtex™-4 Serial IO チャネルを迅速かつ容易に設定することができます。
  • PlanAhead™ デザイン解析ツール
    – PlanAhead は、ロジック合成から物理デザイン間の高速で反復の少ないパスを提供することにより、お客様の設計時間を短縮します。 また、PinAhead テクノロジにより、 FPGA ピン プランニングを簡易化します。
  • ISE Simulator
    ISE Simulator は、 ISE に統合された完全フル装備の HDL シミュレータをお届けします。
  • ModelSim Xilinx Edition-III (MXE-III)
    MXE-III は、デザインの HDL ソース コードと機能モデルやタイミング モデルを検証できる PC HDL 総合シミュレーション環境です。
  • TMRTool
    リプログラマブル FPGA 用にトリプル モジュール リダンダンシー (TMR) を自動的に生成する業界初の開発ツールです。
採用情報 イベント ウェブセミナ プレスリリース IR 情報 フィードバック 法的情報 サイトマップ
© 1994-2008 Xilinx, Inc. All Rights Reserved.