ザイリンクス ISE Design Suite 10.1 最新情報 - DSP デザイン ツール

ISE™ Design Suite 10.1 は、オプションで XtremeDSP™ 開発ツール パッケージを提供します。  

FPGA 設計経験の少ない開発者でも、従来の RTL 開発期間の何分の一かの期間で簡単に素早く DSP アルゴリズムを製品レベルの FPGA インプリメンテーションで構築できます。

• System Generator - 業界をリードする FPGA 用 DSP 開発環境
• AccelDSP 合成ツール - 業界唯一の MATLAB® ベースから FPGA へのデザイン ツール

System Generator for DSP

• 業界最先端の FPGA を使用して高度なパラレル システムを構築
• Simulink® および MATLAB® (The MathWorks, Inc.) からのシステム モデリングおよび自動コード生成をサポート
• RTL 、エンベデッド、 IP コア、 MATLAB 、 DSP システムハードウェア コンポーネントを統合
• ザイリンクス XtremeDSP ツール パッケージおよび XtremeDSP 開発/スタータ キットの主要なコンポーネント

AccelDSP 合成ツール

AccelDSP™ 合成ツールは、ザイリンクス FPGA 用の DSP ブロックの設計に使用する、ハイ レベルな MATLAB 言語ベースのツールです。  

• 浮動小数点から固定小数点への自動変換
• 合成可能な VHDL または Verilog のコード自動生成
• 検証用テストベンチの構築
• 固定小数点の C++ モデルまたは MATLAB アルゴリズムによる System Generator ブロックの生成
• 高性能の XtremeDSP ツール パッケージ XtremeDSP 開発キット - Virtex-5 SXT 版