PlanAhead デザイン解析ツール

PlanAhead™ が提供するより優れた FPGA ソリューションは、デザイン上の問題を早期に発見して解決し、お客様の目標とするシステム パフォーマンスを短期間に達成するお手伝いをいたします

PlanAhead は、従来までは ASIC デザイナの手法であった合成と配置配線、階層的フロアプランを合理化し、設計の繰り返しの回数や時間を大幅に削減します。このメソドロジにより、大規模のデザインを小規模の管理しやすいブロックに分割して個々のモジュールを最適化し、デザイン全体の性能と品質を向上できます。

PlanAhead Lite の導入
すべての ISE® Design Suite コンフィギュレーションには、高い評価の PlanAhead デザイン解析ツールのサブセットである PlanAhead Lite が含まれます。 PlanAhead と PlanAhead Lite ツールも、使用が容易な開発環境を提供します。 PlanAhead Lite は、PinAhead テクノロジの I/O ピン プランニング性能を提供します。また、デザイン解析およびフロアプランニング性能、ExploreAhead 環境内蔵のインプリメンテーション コントロールも提供されます。

ビデオ デモ
以下の製品ビデオデモでは PlanAhead 入門および詳細な情報までを幅広くご提供しています。

PinAhead テクノロジにより、ピン プランニングを簡易化
PlanAhead が提供する PinAhead テクノロジは、全自動または半自動で I/O ポートを物理パッケージ ピンへと割り当てます。 PinAhead 環境では、全自動または半自動で I/O ポートが物理パッケージ ピンへと割り当てられます。

ExploreAhead
ExploreAhead は PlanAhead に組み込まれたインプリメンテーション実行ツールです。 複数のインプリメンテーションの実行を管理し、工場出荷時に定義またはユーザーにより定義されたストラテジに基づいた複数のインプリメンテーションの実行を実現します。 Linux 環境では、リモートホストでインプリメンテーションが可能です。

ブロック ベース インクリメンタル デザイン
PlanAhead が提供する階層的なブロック ベースのモジュラかつインクリメンタル デザイン メソドロジはデザイン内の必要な箇所のみを変更し残りの部分はそのまま保存することで、デザインの繰り返しを短縮します。頻繁に変更される場合にも、安定したパフォーマンスが維持されます。

優れた使いやすさ
PlanAhead は回路図、フロアプラン、デザインのデバイス図を含む直感的なデザイン環境を提供します。パフォーマンスの最適化とより優れた集積度を達成する、よりよい結果と効果的なリソースの活用のためのデザインの階層の定義または組み込みが可能です。

デバイス ファミリ サポート

システム要件

• Microsoft Windows XP Professional (32 または 64 ビット)
• Microsoft Windows Vista Business (32 または 64 ビット)
• Red Hat Enterprise Linux WS 4 (32 または 64 ビット)
• Red Hat Enterprise Linux Desktop 5 (32 または 64 ビット)
• SUSE Linux Enterprise 10 (32 または 64 ビット)

主な機能

• Signal Integrety - PlanAhead が提供する WASSO (Weighted Average SSO) 分析での許容範囲を確認する機能です。開発者は FPGA の出力ピンでのグランド バウンスの量をより簡単に制限し、FPGA が駆動するほかのデバイスの誤作動を回避できます。
  
• Partial Reconfiguration - PlanAhead はパーシャル リコンフィギュレーション用の強力かつ複雑なデザイン フローを簡素化します。パーシャル リコンフィギュレーションは変更を加えない部分を動作させたままでデザインの一部を変更する独自の手法で、デザインのサイズ、重量、コストおよび消費電力を低減します。パーシャル リコンフィギュレーションについてのお問い合せは最寄りのザイリンクスの FAE　までご連絡ください。
  
• TimeAhead - TimeAhead は PlanAhead に組み込まれた、配置と配線の実施前に配線遅延を予測する柔軟なタイミング アナライザです。これにより、配置配線の実行前に配線遅延が概算できるようになります。また、PlanAhead のブロック ベースのアプローチにより、配置や配線を通してインプリメントされるデザインにおけるタイミング予測の正確性が向上しました。