アドバンス サーチ
ホーム : 製品とサービス : デザイン ツール : ロジック デザイン : ISE Foundation : ISE Foundation 機能サポート サマリ

ISE Foundation 機能サポート サマリ

関連情報
ISE オペレーティング システム サポート
メモリ要件

サポートするデバイス ファミリ

デバイス
Virtex™ シリーズ
Virtex すべて
Virtex-E すべて
Virtex-II すべて
Virtex-II Pro すべて
Virtex-4 LX 、 SX 、 FX すべて
Virtex-5 LX、LXT、SXT、FXT すべて
Spartan™ シリーズ
Spartan-II/IIE すべて
Spartan-3 すべて
Spartan-3E すべて
Spartan-3A すべて
Spartan-3AN すべて
Spartan-3A DSP すべて
XA (ザイリンクス オートモーティブ) Spartan-3 すべて
CoolRunner™ シリーズ
CoolRunner XPLA3 すべて
CoolRunner-II すべて
CoolRunner-IIA すべて
XC9500 シリーズ
XC9500 すべて
デザイン入力
回路図エディタ MS Windows および LInux のみ
HDL エディタ はい
ステート ダイアグラム エディタ MS Windows のみ
Tcl スクリプト世代 はい
CORE Generator™ はい
RTL ビューワ/テクノロジ ビューワ はい
PinAhead テクノロジ PlanAhead Lite を含む
サード パーティ RTL チェッカ はい
ザイリンクス System Generator for DSP オプションとして販売
エンベデッド システム デザイン
エンベデッド デザイン キット (EDK) オプションとして販売
合成
ザイリンクス合成テクノロジ (XST) はい
Mentor Graphics Precision RTL 統合インターフェイス
Mentor Graphics Precision Physical EDIF インターフェイス
Synplicity Synplify/Pro/Premier 統合インターフェイス
ABEL CPLD (MS Windows のみ)
インプリメンテーション ツール
SmartCompile™ - パーティション はい
SmartCompile - SmartGuide はい
SmartCompile - SmartPreviewview はい
martExplorer はい (Linux のみ)
フロアプランナ はい
ゴール ベース インプリメンテーション はい
PlanAhead Lite は、PinAhead テクノロジを含む はい
PlanAhead デザイン解析ツール オプションとして販売
タイミング ドリブン配置配線 はい
統合されたタイミング クロージャ環境 はい
タイミング向上ウィザード はい
Xplorer はい
プログラミング
iMPACT/System ACE™/CableServer はい
ボード レベル インテグレーション
HyperLynx lineSim はい
STAMP モデル はい
HSPICE モデル(1) はい
ELDO モデル(1) (MGT のみ) はい
検証ツール
ChipScope™ Pro および ChipScope Pro シリアル IO ツールキット オプションとして販売
Graphical Testbench エディタ MS Windows のみ
ISE™ Simulator Lite はい
ISE Simulator オプションとして販売
ModelSim XE III スタータ はい
ModelSim XE III オプションとして販売
スタティック タイミング解析ツール  はい
プローブ付属 FPGA エディタ はい
XPower (消費電力分析) はい
サード パーティ等価チェックのサポート はい
PowerPC® と RocketI/O™ 用 SMART モデル はい
サード パーティ シュミレータ サポート はい
IP コア
ザイリンクスの IP 製品についての詳細は、ザイリンクス IP センタをご覧ください。
メモ:
  1. japan.xilinx.co.jp/ise のザイリンクス デザイン ツール センタより HSPICE モデルがご利用可能です。
採用情報 イベント ウェブセミナ プレスリリース IR 情報 フィードバック 法的情報 サイトマップ
© 1994-2008 Xilinx, Inc. All Rights Reserved.