ISE WebPACK 機能サポート サマリ 

サポートするデバイス ファミリ

デバイス(1)
Virtex® シリーズ
Virtex XCV50-XCV600
Virtex-E XCV50E-XCV600E
Virtex-II XC2V40-XC2V500
Virtex-II Pro XC2VP2、XC2VP7、XC2VP30
Virtex-4 XC4VLX15、XC4VLX25、XC4VSX25、XC4VFX12
Virtex-5 XC5VLX20T、XC5VLX30、XC5VLX30T、XC5VLX50、XC5VLX50T、XC5VFX30T
Spartan® シリーズ
Spartan-II/IIE すべて
Spartan-3 XC3S50-XC3S1500
Spartan-3E すべて
Spartan-3A/AN すべて
Spartan-3A DSP XC3SD1800A
XA (ザイリンクス オートモーティブ) Spartan-3 すべて
CoolRunner™ シリーズ
CoolRunner XPLA3 すべて
CoolRunner-II すべて
CoolRunner-IIA すべて
XC9500 シリーズ
XC9500 すべて
デザイン入力
回路図エディタ はい
HDL エディタ はい
ステート ダイアグラム エディタ MS Windows のみ
CORE Generator はい
RTL ビューア/テクノロジ ビューア はい
アーキテクチャ ウィザード はい
サード パーティ RTL チェッカ はい
ザイリンクス System Generator for DSP オプションとして販売
エンベデッド システム デザイン
エンベデッド デザイン キット (EDK) オプションとして販売
合成
ザイリンクス合成テクノロジ (XST) はい
Mentor Graphics Precision RTL 統合インターフェイス
Mentor Graphics Precision Physical EDIF インターフェイス
Synplicity Synplify/Pro/Premier 統合インターフェイス
Synplicity Amplify Physical Synthesis EDIF インターフェイス
ABEL CPLD (MS Windows のみ)
インプリメンテーション ツール
SmartCompile™ - パーティション はい
SmartCompile - SmartGuide はい
SmartCompile - SmartPreviewview はい
SmarXplorer はい (Linux のみ)
フロアプランナ はい
PlanAhead オプションとして販売
タイミング ドリブン配置配線 はい
統合されたタイミング クロージャ環境 はい
タイミング向上ウィザード はい
Xplorer はい
プログラミング
iMPACT/System ACE™/CableServer はい
ボード レベル インテグレーション
HyperLynx lineSim はい
STAMP モデル はい
HSPICE モデル(2) はい
ELDO モデル(2) (MGT のみ) はい
検証ツール
ChipScope™ Pro オプションとして販売
Graphical Testbench エディタ MS Windows のみ
ISE® Simulator Lite はい
ISE Simulator いいえ
ModelSim XE III スタータ はい
ModelSim XE III オプションとして販売
スタティック タイミング解析ツール はい
プローブ付属 FPGA エディタ はい
ChipViewer はい
XPower (消費電力分析) はい
サード パーティ等価チェックのサポート はい
PowerPC® と RocketI/O 用 SMART モデル はい
サード パーティ シュミレータ サポート はい
メモ:
  1. デバイスの制限はデザイン入力およびインプリメンテーションのみです。 サポートされたファミリのすべてのデバイスは ISE WebPACK ソフトウェアを使用してプログラムできます。
  2. japan.xilinx.co.jp/ise のザイリンクス デザイン ツール センタより HSPICE モデルがご利用可能です。
採用情報 イベント ウェブセミナ プレスリリース IR 情報 フィードバック 法的情報 サイトマップ
© 1994-2008 Xilinx, Inc. All Rights Reserved.