この度、ザイリンクスは、アジレント テクノロジー株式会社主催の米ルータ、スイッチ、交換機等、高速通信システムを開発しているエンジニアの方々を対象にした技術セミナに参加いたしました。 当セミナでは内部インターフェイスのロジック解析から高速伝送線路のシグナル インテグリティ評価まで設計期間短縮を実現するデザイン、およびテストソリューションをご紹介しました。

【日時・場所】
2001年12月12日（水） （受付開始時間　12:40〜）

東京カンファレンスセンター
東京都千代田区飯田橋３丁目１番１号 　　　大和ハウス工業　東京ビル２階

【お申し込み】
http://www.agilent.co.jp/find/fastpacketseminar
からお申込みください。

【スケジュール】
12:40〜13:00　受け付け
13:00〜13:30　基調公演：「北米における高速通信システムの開発プロセスの動向」
13:30〜14:30　「OC-48/OC-192 IPルーター回線系（ラインカード）のロジック解析デバック」
14:30〜14:40　休憩
14:40〜15:20　「ザイリンクスVirtex-II　デバイス向けOC-192 Packet Over Sonet Interface IPコア」
15:20〜15:30　休憩
15:30〜17:00　「高速デジタル回路における分散的減衰環境でのシグナル・インテグリティ評価」

【対象者 】
ルーター、スイッチ、ATM交換機、伝送装置の回線系（ラインカード）の開発エン ジニアPOS-PHY、Ethernet/GMII、ATM/UTOPIAのASICデバイスの開発エンジニア各種 高速インターフェース（GbE、FC、InfiniBand、ATM、SONET/SDH）の回路実装系の 開発エンジニア

詳細は、下記のサイトをご覧ください。

http://www.agilent.co.jp/find/fastpacketseminar