| - |
時 間 |
タイトル・発表者 |
| 1st |
12:00~12:20 |
アルゴリズム開発からFPGAへのインプリメントフロー
サイバネットシステム株式会社
応用システム第1技術部 技術第2グループ
今佐 清子
|
| 2nd |
12:30~12:50 |
NotePCで使えるMicroBlaze/iTRON開発環境
株式会社画像技研
開発部部長・企画営業部部長
高田 亮
|
| 3rd |
13:00~13:20 |
ギガビット帯の高速回路設計における基板技術解説
株式会社エスケーエレクトロニクス
システム開発部 開発グループ
浅山 哲
|
| 4th |
13:30~13:50 |
Soft
Processor IP Solution
株式会社ダイヘン/ 株式会社ローラン
株式会社ダイヘン
半導体機器カンパニ AIPプロジェクト マーケティング
井上 剛士
|
| 5th |
14:00~14:20 |
Virtex-II
Pro対応の最新コンパイラ、JTAGツール製品のご紹介
ウインドリバー株式会社
開発ツール営業統括部 営業部長
奥 勝則
|
| 6th |
14:30~14:50 |
32ビットRISC
CPUと3.123Gbps I/Oを標準に装備する
最新FPGA Virtex-II Proシリーズの解説
ザイリンクス株式会社
マーケティング本部 マーケティングマネジャー
澤田 修
|
| 7th |
15:00~15:20 |
Virtex-II
ProをフルサポートするISE最新バージョン5.2iの新機能とJava/Cビヘイビア・シンセシス解説
ザイリンクス株式会社
マーケティング本部 ソフトウェアマーケティングマネジャー
三上 廉司
|
| 8th |
15:30~15:50 |
ザイリンクスエンベデッド・プロセッサ・システム開発環境とコ・デザイン環境
ザイリンクス株式会社
マーケティング本部 ソフトウェアマーケティングマネジャー
三上 廉司
|
| 9th |
16:00~16:20 |
デジタルコンスーマに最適なザイリンクスが誇るSpartan-IIEとCoolRunner-IIの解説
ザイリンクス株式会社
マーケティング本部 ハイボリュームマーケティングマネジャー
鷹左右 洋
|
| 10th |
16:30~16:50 |
32ビットRISC
CPUと3.123Gbps I/Oを標準に装備する
最新FPGA Virtex-II Proシリーズの解説
ザイリンクス株式会社
マーケティング本部 マーケティングマネジャー
澤田 修
|