ザイリンクス トレーニング イベント：Xilinx FPGA Day

全体セッション

10:00～10:10

10:10～10:50

10:50～11:00

11:15～17:30

トラックＡ：

FPGA 設計実践

トラックＢ：

PlanAhead によるデザイン パフォーマンスの向上 応用編

トラックＣ：

エンベデッド システム開発

コース概要

このコースでは、効率的な設計方法について説明します。

システム コストを抑えるため、より小規模な FPGA にデザインをインプリメント したり、より低速なスピード グレードを採用できるヒントを紹介します。

また、本コースで紹介するツールや設計手法をマスタすることによっ て、開発時間が短縮し、開発コストを抑えることができるようになります。

このコースでは、PlanAhead™ ソフトウェアを使用してデザイン パフォーマンスを向上させ、再現性のある結果を得る方法を学習します。

コース内容には、 合成およびプロジェクトのヒント、デザイン解析、フロアプランの作成、エリア 制約と Pblock を使用したパフォーマンスの改善、ChipScope™ Pro ツールによるデザインのデバック、パーティションを使用したデザインの保持が含まれ ます。

このコースでは、エンベデッド開発キット (EDK) を使用した、効率的なエンベデッド システム開発について学びます。

ザイリンクス MicroBlaze ソフト プロセッサの基本的な特長と機能について説明しています。

また、 エンベデッド システムの開発、デバッグおよびシミュレーションに関する十分な実践的解説を行います。

受講対象

HDL の中級程度の知識があり、ISE® ソフトウェアの使用経験がある FPGA 設計者

パフォーマンスと機能を最大限に活かすためのデザインの物理的なインプリメンテーションの解析と実行に興味を持つ FPGA 設計者、システム エンジニア

エンベデッド開発キットを使用し、ザイリンクス FPGA でMicroBlaze ソフト プロセッサ コアを活用するエンベデッド システムを設計するエンジニア

受講条件

• FPGA 設計導入コース受講者、またはザイリンクスのインプリメンテーションソフトウェアフロー、タイミングレポート解析、基本的な FPGA 設計手法、グローバルタイミング制約、 Constraints Editor の使用方法など、FPGA アーキテクチャに関する知識が「導入コース」受講者と同レベルである方
• HDL (VHDL または Verilog) の中級程度の知識のある方
• デジタル回路設計の経験者

• FPGA 設計導入コースを修了、 または同等の FPGA アーキテクチャおよび ISE® ソフトウェア フローの知識のある方
• PlanAhead によるデザイン パフォーマンスの向上 導入編 コースを修了、 または同等の PlanAhead ソフトウェアの知識のある方
• FPGA 設計実践コースを修了 （推奨）

• FPGA の設計経験
• FPGA 設計導入コースの受講、またはザイリンクス ISE® インプリメンテーション ツールについて同等の知識
• C プログラミングに関する基礎知識
• HDL モデル作成の経験