ザイリンクス イベント
  XtremeDSP セミナ 2007
    ソリューション展示

ザイリンクス XtremeDSP™ セミナ 2007

XtremeDSP セミナ 2007
本セミナは終了しました。

ザイリンクスが提供する先進のデジタル信号処理用 FPGA を紹介するとともに、ザイリンクスおよびパートナによる最先端デジタル信号処理システムの設計手法をご紹介するセミナを開催いたします。
ザイリンクスでは、 2007 年、 65nm プロセスを用いた最先端の Virtex-5 SXT FPGA に続き、 4 月にはハイボリューム用の Spartan-3A DSP をリリースし、システム開発者により幅広いソリューションを提供しています。
 
是非この機会に、ザイリンクスとザイリンクス パートナー企業による本セミナでデジタル信号処理ソリューションをご体験ください。
皆様のご来場を心よりお待ちしております。

ザイリンクス株式会社


開催概要
東京会場
2007 年 7 月 6 日 (金) 10:00 ~ 17:15

ベルサール九段 イベントホール
アクセス地図>>>

  • 定員 200 名様
  • 参加無料 / ご昼食付
  • 事前登録制
大阪会場
2007 年 7 月 13 日 (金) 10:00 ~ 17:15

ニッセイ新大阪ビル 13F会議室
アクセス地図>>>

  • 定員 50 名様
  • 参加無料 / ご昼食付
  • 事前登録制

主催

ザイリンクス株式会社

協賛パートナー

<ゴールド>
  • 日本テキサス・インスツルメンツ株式会社
  • サイバネット システム株式会社
  • 日本セロックシカ株式会社
  • シンプリシティ株式会社
  • 東京エレクトロン デバイス株式会社
  • 株式会社 PALTEK
<シルバー>
  • 株式会社 アイダックス
  • 株式会社 ミッシュインターナショナル
  • メンター・グラフィックス・ジャパン株式会社
  • 株式会社ロッキー
セミナ プログラム (東京 / 大阪共通)
*受付は9:30より開始いたします。
*プログラムは当日若干の変更が生じる可能性がございます。予めご了承ください。
10:00 ~ 10:20
(20 分)

開会のご挨拶
~ザイリンクス デジタル信号処理 DSP への取り組みについて~

ザイリンクス株式会社
プレゼンテーション PDF (1.14 MB)
10:20 ~ 11:05
(45 分)

TI 高性能 C6000 DSP とその画像処理ソリューション

FPGA でのデータ処理の流れとの違いを交えながら、 TI のデジタル シグナル プロセッサ (DSP) について解説します。その中で特に C6000 DSP の画像処理ソリューションと、その開発の流れについて説明します。 日本テキサス・インスツルメンツ株式会社

日本テキサス・インスツルメンツ株式会社
プレゼンテーション PDF (3.31 MB)
11:05 ~ 11:15
(10 分)
ご休憩
(*協賛パートナーの展示をご覧ください。展示内容はこちら>> )
 
11:15 ~ 11:45
(30 分)

DSP+FPGA システムに対するセロックシカの C ベース設計技術について

FPGA+DSP ソリューションを適用したデジタル信号処理やデジタル画像、音声処理のシステムに対して、システム全体の柔軟性と高性能化の同時追求を実現するためにソフトウエアおよびハードウエアの双方に対応したシステムセントリックな C ベース設計手法をご紹介します。セロックシカの C ベース設計ソリューションによりソフトウエア、ハードウエア双方の設計上位部の検証から DSP 、FPGA への実装に至る設計プロセスに対して一貫性のある設計アプローチを実現します。

日本セロックシカ株式会社
プレゼンテーション PDF (1.74 MB)
11:45 ~ 12:15
(30 分)

高速シリアル I/F RAPID I/O 評価ボードのご紹介

高速デバイス間 I/F Serial Rapid I/O を搭載した TI 社 DSP、Xilinx 社 FPGA、TUNDRA 社 Switch を使用して、画像処理、信号処理解析などさまざまな用途でのマルチ システムの開発のための評価ボードをご紹介します。

東京エレクトロンデバイス株式会社
プレゼンテーション PDF (0.79 MB)
12:15 ~ 12:30
(15 分)
協賛パートナー展示ソリューションのご紹介 プレゼンテーション PDF (3.49 MB)
12:30 ~13:30
(60 分)
ご昼食
(*協賛パートナーの展示をご覧ください。展示内容はこちら>> )
 
13:30 ~ 14:15
(45 分)

ザイリンクス FPGA と TI DSP における
コプロセッサソリューションとリアルタイム画像処理の実現方法

ハードウェア、ソフトウェアの最適な切り分けを行い、画像処理システムや LTE 無線システムにおけるパフォーマンス向上とコストの低減の実現方法をご提案します。また、市場で求められている SD から HD へと画像処理に必要な処理能力を高めるために、画像圧縮、伸張やスケーラなどに FPGA を使用する利点をご紹介します。

株式会社PALTEK
プレゼンテーション PDF (1.60 MB)
14:15 ~ 15:15
(60 分)

MATLAB/Simulink による DSP デザインフロー ~モデルベースデザイン~

本セッションでは、 MATLAB/Simulink による「実行可能な仕様書」モデルを用いた“モデルベースデザイン”プラットフォームをご紹介し、デジタル信号処理システムの開発を例題として Xilinx 社の FPGA をターゲットとしたデザインフローを解説します。

サイバネット システム株式会社
プレゼンテーション PDF (2.84 MB)
15:15 ~ 15:35
(20 分)
ご休憩
(*協賛パートナーの展示をご覧ください。展示内容はこちら>> )
 
15:35 ~ 16:05
(30 分)

高性能カスタム DSP の FPGA 実装設計自動化

Synplify DSP は、 Simulink での DSP アルゴリズム設計を入力として、最適な FPGA 実装の為に面積/スピードのトレード オフを行い RTL を自動生成します。新しいデバイスへの実装にも素早くかつ最適に対応することが可能です。

シンプリシティ株式会社
プレゼンテーション PDF (1.40 MB)
16:05 ~ 17:05
(60 分)

高性能画像信号処理における
ザイリンクス XtremeDSP ソリューションとその設計手法について

ザイリンクス FPGA での DSP アプリケーションの 1 例として、医用機器での画像処理アルゴリズムをとりあげます。超音波診断装置のデジタルビームフォーミングと CT スキャナー フィルタード バックプロジェクションでの畳み込みエンジンの例を取り上げ、 Virtex-5 の DSP48E ブロックを使った FIR フィルター、 FFT 、浮動小数点処理などの採用例を紹介いたします。
また、 System Generator for DSP や AccelDSP などの、ザイリンクス デバイス デジタル信号処理の設計環境もご紹介いたします。

ザイリンクス株式会社
プレゼンテーション PDF (1.41 MB)
17:05 ~ 17:15
(10 分)
閉会のご挨拶 / 抽選会  
ソリューション展示
協賛パートナー様によるソリューション展示を行います。
展示内容の詳細はこちら>>>
お問い合わせ

ザイリンクス株式会社 マーケティング部
E-mail: j_events@xilinx.com
採用情報 イベント ウェブセミナ プレスリリース IR 情報 フィードバック 法的情報 サイトマップ
© 1994-2008 Xilinx, Inc. All Rights Reserved.