| FOR IMMEDIATE RELEASE 2001 年 11月 22 日 ザイリンクス、業界最速の Viterbi デコーダ コアを出荷L-3 Communication 社と共同開発した新 IP コアが ASIC に代わるソリューションを提供 最先端のプログラマブル ロジック ソリューションを提供しているザイリンクス(本社:米国カリフォルニア州サンノゼ)の日本法人ザイリンクス株式会社(東京都新宿区西新宿6-22-1、川上誠社長)は本日、市販品として業界最高速の Radix-2 Viterbi デコーダ コアを出荷したと発表した。この新しい LogiCORE 製品は、IEEE 802 準拠 Viterbi デコーダと呼ばれ、ASIC で実現した機能と等価に置き換えることを目的として、L-3 Communications 社とザイリンクス社により共同開発された。L-3 社は通信システムとワイヤレス製品の大手である。このコアはザイリンクス Virtex®-II Platform FPGA で使用するようにデザインされており、OC3 データ レート (155Mbps)以上で動作するため、LMDS、MMDS、HiperLAN2 などの IEEE 802 準拠の固定ワイヤレス アプリケーション向けに最適である。 ザイリンクスDSP ソリューションズ担当ディレクタのデビッド・スクエア(David Squires)は「当社のXtremeDSP イニシアティブにより、通信インフラストラクチャのデザインで事実上の標準プラットフォームとしてVirtex-II Platform FPGA が使用されているのを見てきました。新しい Viterbi デコーダは競合品に比べて4倍以上の効率を持ち、最も柔軟性のあるソリューションを提供するだけでなく、ASIC や ASSP のような他のインプリメンテーションに比べて、最も経済的である」と述べている。 Viterbi デコーディングは、ホワード エラー コレクション(FEC)で使われるアルゴリズムである。この新しいViterbi デコーダ コアは、業界標準の拘束長 k=7、1/2 のコード レートと n/n+1 コード レートのパンクチャをサポートする。2 クロック バージョンは、トレースバック セクションを 311MHz 以上で動作させてレイテンシをトレースバック長の 3 倍に短縮する。このトレースバック セクションはビット誤り率 (BER) を小さくするために重要なベータ状態計算モジュールも内蔵している。2 マイクロ秒未満に改善された新しいザイリンクス コアのレイテンシは、固定のブロードバンド ワイヤレス LAN にとって非常に重要である。さらに、消費電力は非常に小さく 5.0mW/MHz (平均値) である。 この新しい IEEE 802 準拠 Viterbi デコーダは、ソース コードと固定ネットリストの2種類のフォーマットで提供している。この製品は、ザイリンクスの既存の汎用パラメータ化 Viterbi デコーダ LogiCORE を補完するものであり、ザイリンクスの Viterbi ポートフォリオを 3 種類の Viterbi 製品に拡張するものである。Reed-Solomon コアやインターリーバ/デインターリーバなどのザイリンクスの他の FEC LogiCORE 製品と組み合わせて使うと、デジタル通信システム用の非常に柔軟な連結されたコーディックを構成することができる。
L-3 社について ザイリンクス社について ザイリンクス社 (NASDAQ:XLNX、ウィム・ロレンツ社長兼 CEO) は、先進の集積回路、開発ツール、IP コアなどの既に定義済みのシステム機能、充実したエンジニアリング サポートを含む完全なプログラマブル ロジック ソリューションを提供するリーディング サプライヤである。同社は 1984 年に創立され、カリフォルニア州サンノゼを本拠とし、フィールドプログラマブル ゲートアレイ (FPGA) 半導体デバイスの市場を開拓してきた。今日、世界市場におけるこれらデバイスの半分以上のシェアを有し、直近の年間売上は 10 億米ドルを超えている。ザイリンクスのプログラマブル ロジック ソリューションにより、コンピュータおよび周辺機器、通信、ネットワーク、工業用制御機器、計測機器、高信頼性機器および民生機器の電子機器製造業者は、製品の開発期間の大幅短縮が可能となる。日本市場においては、1989 年にザイリンクス株式会社を設立し、FPGA および CPLD 製品とその開発支援システムの販売とサポートを積極的に行なっている。同社についての詳細な情報は日本語対応ホームページwww.xilinx.co.jp で公開されている。
|