最先端のプログラマブル ロジック ソリューションを提供しているザイリンクス社 (本社: 米国カリフォルニア州サンノゼ) の日本法人ザイリンクス株式会社 (東京都新宿区西新宿 6-22-1、川上誠社長) は本日、Virtex^TM-II FPGA で使用する新規および改良コア 31 個の最新IPを発表した。今回の発表にはデジタル通信市場用の新規およびエンハンス版の DSP関連アルゴリズムとメモリ機能コアが含まれている。これらのコアはザイリンクスが拡充しつつあるパラメータ駆動の LogiCORE^TM 製品のライブラリに追加され、そのコアの多くは FPGA の集積度と周囲のロジックから影響を受けず予測可能で一定のパフォーマンスを確保するようザイリンクスの Smart-IP^TM 技術で最適化されている。

ザイリンクスのチーフ DSP アーキテクト、クリス・ディック (Chris Dick) 博士は、「今回発表した新規コアは、スペクトラム拡散通信システム、デジタル アップ/ダウン コンバータ、OFDM 変調器、スペクトル解析、チャネル化レシーバといったデジタル通信システムの設計者から強く要求されていた。ザイリンクスの既存の DSP ライブラリと連携すれば、設計者は開発期間を大幅に短縮し、コスト効率のよいフレキシブルなソリューションを開発できる」と述べている。

新しい DSP 関連コアには、カスケード式インテグレータ櫛状フィルタ、高性能な 32 ポイントの複雑な高速フーリエ変換/逆高速フーリエ変換 (FFT/IFFT) 機能、ビット コリレータが提供されている。新しいメモリ機能コアには、ネットワーキング用途でしばしば使用される高速マッチング用に設計された CAM (Content Addressable Memory) コアがある。エンハンス版のメモリ機能コアには、最大限のスペース活用をするために再設計され、旧世代の 2 倍速で動作する。これには分散型メモリ コアも含まれる。

このほか、エンハンス版コアとしては、ブロック RAM をサポートしている同期 FIFO、係数再ロード可能分散型数学関数 FIR フィルタ、Virtex-II FPGA をサポートするようアップグレードされた正弦/余弦コアやダイレクト デジタル シンセサイザ コアなどがある。

すべてのコアは、ザイリンクス CORE Generator^TM システムと連携して使用されるため、ザイリンクスの設計フローに円滑にコアを組み込むことができる。これらのコアは、ザイリンクスのソフトウェア ライセンスに含まれ、ザイリンクスの IP センタ (http://www.xilinx.co.jp/ipcenter) からダウンロードできる。

ザイリンクス社について
ザイリンクス社 (NASDAQ:XLNX、ウィム・ロレンツ社長兼 CEO) は、先進の集積回路、開発ツール、IP コアなどの既に定義済みのシステム機能、充実したエンジニアリング サポートを含む完全なプログラマブル ロジック ソリューションを提供するリーディング サプライヤである。同社は 1984 年に創立され、カリフォルニア州サンノゼを本拠とし、フィールド プログラマブル ゲート アレイ (FPGA) 半導体デバイスの市場を開拓してきた。今日、世界市場におけるこれらデバイスの半分以上のシェアを有し、直近の年間売上は 10 億米ドルを超えている。ザイリンクスのプログラマブル ロジック ソリューションにより、コンピュータおよび周辺機器、通信、ネットワーク、工業用制御機器、計測機器、高信頼性機器および民生機器の電子機器製造業者は、製品の開発期間の大幅短縮が可能となる。日本市場においては、1989 年にザイリンクス株式会社を設立し、FPGA および CPLD 製品とその開発支援システムの販売とサポートを積極的に行なっている。同社についての詳細な情報は日本語対応ホームページ http://www.xilinx.co.jp で公開されている。