Xilinx Enables Software Defined Radio to Accelerate the Deployment of Wireless Communication Standards

FOR IMMEDIATE RELEASE
2001 年 7 月 24 日

ザイリンクス、SDR (Software Defined Radio)を実現可能に

ワイヤレス通信規格の配備を促進

順方向誤り訂正アルゴリズムおよび開発基板を提供する新しいDSPソリューション
最先端のプログラマブル・ロジック・ソリューションを提供しているザイリンクス社（本社:米国カリフォルニア州サンノゼ）の日本法人ザイリンクス株式会社（東京都新宿区西新宿 6-22-1、川上誠社長) は本日、ザイリンクス Virtex¯-II FPGA で用いる新しい DSP IP コア一式とサードパーティ開発ツール群を発表した。これによりXtremeDSP™イニシアティブが拡充されることになった。新しいソリューションには、SDR （Software Defined Radio）用の順方向誤り訂正（FEC: forward error correction）アルゴリズムおよびサードパーティ開発基板が付属している。これらの新しいツール群を利用することにより設計者は、新しいワイヤレスブロードバンド規格 (W-CDMA、CDMA2000、OFDMなど) のコスト効率のよい配備を可能にし、フィールドアップグレード可能なSDRを開発することができる。SDRの実装は、かつては将来的な概念であったが、今回、最先端の DSP 性能と柔軟性との重要なコンビネーションを開発者に提供するザイリンクスの高性能 Platform FPGA を利用することで実現可能となった。

Spectrum Signal Processing 社のシステム設計者、Lee Pucker 氏は、「FPGA は、SDR に高速の並列信号処理機能を付加するのに理想的である。当社は高い頻度でザイリンクスの Virtex ファミリの FPGA と付随する IP 製品を利用しており、これらは最適な性能と柔軟性を実現してくれる」と述べている。

初期リリースには、すぐに使用可能な7つの LogiCORE™ アルゴリズムが付属している。このアルゴリズムは、利用可能な帯域幅を最適に使用するためにデータ転送時に有線・無線通信システムで誤りを検出および訂正するのに不可欠な順方向誤り訂正 (FEC) に対応している。新しいアルゴリズムは、エンハンス版のリードソロモンエンコーダ/デコーダ、畳み込みエンコーダ、Viterbi デコーダ、ターボ畳み込み符号エンコーダ/デコーダ、およびインターリーバ/デ・インターリーバを含んでいる。これらのアルゴリズムは市場に出回っている、同じアプリケーション向けプログラマブルソリューションよりも高速かつ小型である。さらに、これらのコアは、放送装置、無線LAN、ケーブルモデム、xDSL、衛星通信、マイクロウェーブネットワーク、デジタルTVなど、各種通信アプケーションに使用することができる。

また、AllianceCORE™ プログラムを通じてサードパーティ・パートナからも FEC コアが出荷されることになり、iCODING Technology 社から DVB-RCS ターボデコーダが、SysOnChip 社から 3GPP ターボデコーダが、TILAB 社からリードソロモンデコーダおよび 3GPP ターボエンコーダ/デコーダが入手可能である。さらに、GV & Associates、Nallatech Limited、Alpha Data Parallel Systems、LSP、Spectrum Signal Processing、HUNT Engineering の各社から、Virtex-II FPGA ベースの DSP および通信アプリケーションの開発基板が提供される。なお、これらのパートナおよびサードパーティ DSP 製品についての詳細は、ザイリンクスの Web サイト（www.xilinx.co.jp/dsp）で公開されている。

HUNT Engineering 社の技術ディレクタ、Pete Warnes 氏は、「当社の HERON レンジに Virtex-II 製品を加えたことは、当社顧客に極めて評判が良く、SDR のようなアプリケーションを初めて実用的なものにした。ザイリンクスデバイス用 IP コアがより広範囲に入手可能になることにより、より簡単になった」と述べている。

新しい FEC 製品により、ザイリンクス XtremeDSP IP コアの提供が 70 以上の製品に拡充された。設計者はこれを利用することにより、毎秒 20 メガビット以上のスループットという集約帯域幅ニーズに対応しながら、必須の順方向誤り訂正アルゴリズム（例えば、一連のターボ符号）を 1 つの FPGA に統合することが可能になる。設計者は、既存のザイリンクス DSP アルゴリズム、開発ツール群、Virtex-II 製品ファミリと連携してこれらのコアを使用し、ワイヤレス市場の刻々と変化するニーズに対応する高度かつ柔軟な SDR プラットフォームを開発することができる。

ライセンス料金および出荷状況
今回発表されたコアは、現在出荷可能で、Web を通じてダウンロードできる。ターボデコーダおよびエンコーダの価格は、それぞれ 25,000 ドルおよび 5,000 ドルである。Viterbi デコーダは畳み込みエンコーダ付きで5,000 ドル、リードソロモンデコーダおよびエンコーダはそれぞれ 5,000 ドルと 500 ドル、そしてインターリーバ/デ・インターリーバは 1,000 ドルである。また、3GPP FEC バンドルは 30,000 ドルで、2 個のターボコア、Viterbi コア、畳み込みエンコーダが付属している。サードパーティ製品の価格については、それぞれのパートナから公表されている。なお、ライセンス情報、コアのダウンロードの方法、パートナの問合せ先や、その他ザイリンクス IP 製品に関するすべての情報に関して、ザイリンクスIPセンタ（www.xilinx.co.jp/ipcenter）で公開されている。また、ザイリンクス XtremeDSP イニシアティブの情報については、Web サイトの www.xilinx.co.jp/dsp で公開されている。

ザイリンクス社について
ザイリンクス社 (NASDAQ:XLNX) は、先進の集積回路、ソフトウェア開発ツール、IP コアなどの既に定義済みのシステム機能、充実したエンジニアリングサポートを含む完全なプログラマブルロジックソリューションを提供するリーディングサプライヤである。同社は 1984 年に創立され、カリフォルニア州サンノゼを本拠とし、フィールドプログラマブルゲートアレイ (FPGA) 半導体デバイスの市場を開拓してきた。今日、世界市場におけるこれらデバイスの半分以上のシェアを有する。ザイリンクスのプログラマブルロジックソリューションにより、コンピュータおよび周辺機器、通信、ネットワーク、工業用制御機器、計測機器、高信頼性機器および民生機器の電子機器製造業者は、製品の開発期間の大幅短縮が可能となる。日本市場においては、1989 年にザイリンクス株式会社を設立し、FPGA および CPLD 製品とその開発支援システムの販売とサポートを積極的に行っている。同社についての詳細な情報は日本語対応ホームページ http://www.xilinx.co.jp で公開されている。