Main


プレス ルーム
   
日本発表のプレス リリース
プレス キット
ニュースに見るザイリンクス
マネジメント フォト
製品フォト
用語集
ワールドワイド広報連絡先
ホーム : 会社情報 / プレス : プレス ルーム : プレス リリース : 日本発表のプレス リリース

日本発表のプレスリリース

FOR IMMEDIATE RELEASE
2006 年 3 月 7 日

ザイリンクス、最新の TI 社 DSP と相互動作可能な高速インターフェイスを発表

シリアル RapidIO と VLYNQ インターフェイスが TI 社 DSP との相互動作性試験に合格

プログラマブル ロジック ソリューションのリーダであるザイリンクス社は 2 月 28 日 (米国時間)、テキサス・インスツルメンツ (TI) 社の DSP に対応したシリアル RapidIO インターフェイスと VLYNQ インターフェイスの高速インターフェイス 2 品種を開発し提供開始したと発表した。シリアル RapidIO インターフェイスは Virtex-4 および Virtex-II Pro FPGA と組み合わせて使用し、TI の高速 DSP である TMS320C6455 と最高 10 Gbps でシリアル リンクを構成する。この高速な業界標準リンクにより DSP 設計者はザイリンクスの FPGA とTI の DSP を組み合わせて、DSP システムの性能加速、バス接続、ロジックの統合化、新しい周辺回路の取り込み等を図ることが可能となる。もう 1 つの VLYNQ インターフェイスは、ザイリンクスの低コスト FPGA である Spartan-3 および Spartan-3E 上の CoreConnect バスとの接続を提供し、DaVinci テクノロジ ベースの TMS320DM644x デジタル メディア プロセッサや VLYNQ インターフェイスを備えた TI の DSP に対して多くの周辺回路の接続を可能とする。今回の発表は両社間の技術提携から得られた最新の成果である。

シリアル RapidIO の相互動作性
シリアル RapidIO は、FPGA と TI C6455 DSP との高速接続を提供してデータとクロックの両方に対して高いスループットを可能とするインターフェイスである。ザイリンクス RapidIO インターフェイスは、Virtex-4 FX と Virtex-II Pro FPGA の両方に対して x1 と x4 レーンのシリアル RapidIO リンクをサポートする。x1 と x4 レーン構成はどちらも 1 レーンあたり 1.25 Gbps、2.5 Gbps、および 3.125 Gbps のリンク動作速度をサポート可能である。ワイヤレスやテレコムのインフラストラクチャ、デジタル ビデオおよび画像処理システム等のアプリケーションに対し、ザイリンクス シリアル RapidIO インターフェイス と TI DSP を用いて柔軟性があり、かつ高性能なアーキテクチャを実現することができる。

VLYNQ の相互動作性
VLYNQは、最高 125 MHz まで動作し、ピン数を少なく抑えたシリアル インターフェイスである。ザイリンクスの新しい VLYNQ インターフェイスは、ザイリンクス FPGA で利用可能な CoreConnect オンチップ周辺バス (OPB: On-chip Peripheral Bus) とのブリッジを提供する。この VLYNQ インターフェイスを利用することにより、設計者は Spartan-3 や Spartan-3E FPGA 上に搭載された UART や SPI のようなカスタム設計または標準のマイクロプロセッサ周辺回路との通信のために TI の TMS320DM6443 や TMS320DM6446 Davinci ベースのプロセッサを使用して、変化の激しい市場の要求条件に応える柔軟性と他社との差別化が可能なシステム ソリューションを提供する。またこの新しい VLYNQ インターフェイスは EMIF インターフェイス (外部メモリ インターフェイス) やザイリンクスのビデオ コ プロセッシング キット (Video-co processing kit) も併せて提供される。設計者はザイリンクス FPGA と TI DSP 間を EMIF インターフェイスで接続しながら、同じ EMIF インターフェイスを用いて TI DSP と外部メモリ間に専用インターフェイスを構成し、システムの高性能化を図ることも可能である。

価格設定と供給体制
ザイリンクスの VLYNQ インターフェイスは現在提供中で、価格は 995 ドルに設定されている。シリアル RapidIO 物理レイヤと論理 (IO)、およびトランスポート レイヤ インターフェイス LogiCORE もすでに利用可能である。価格は物理レイヤ LogiCORE (DO-DI-RIO-PHY) が 15,000 ドル、論理 (IO) とトランスポート レイヤ インターフェイス LogiCORE (DO-DI-RIO-LOG) は 10,000 ドルとなっている。TI DSP のためのザイリンクスのコ プロセッシング ソリューションに関するさらに詳しい情報は、ザイリンクス社 Web サイト www.xilinx.co.jp/dsp/coprocessing でも入手可能である。

※ このプレスリリースに記載されている会社名、製品名は、各社の登録商標または商標です。

ザイリンクスについて
ザイリンクス社 (NASDAQ:XLNX) は、プログラマブル ロジック ソリューションを提供する世界的なリーダである。1984 年に創立され、米国カリフォルニア州サンノゼに本社を持つ。日本においては、1989 年にザイリンクス株式会社を設立し、FPGA および CPLD 製品とその開発支援システムの販売とサポートを積極的に行っている。同社についての詳細な情報は日本語対応ホームページ http://www.xilinx.co.jp で公開されている。

/csi/footer.htm