 |
会社情報 | |
 |
||
|
プレス ルーム | |
|
||
| プレス リリース | ||
|
||
|
|
日本発表のプレス リリース |
|
||
|
|
プレス キット |
|
||
|
|
ニュースに見るザイリンクス |
|
||
|
|
マネジメント フォト |
|
||
|
|
製品フォト |
|
||
|
|
用語集 |
|
||
|
ワールドワイド広報連絡先 | |
|
||
| ホーム
: 会社情報 / プレス : プレス ルーム : プレス リリース : 日本発表のプレス リリース
日本発表のプレスリリース
ザイリンクス、「第 9 回 組込みシステム開発技術展 (ESEC 2006)」に出展 プロセッサ内蔵 FPGA による最新の組込みソリューションなどを紹介 プログラマブル ロジック ソリューションのリーダであるザイリンクス社の日本法人ザイリンクス株式会社 (東京都新宿区西新宿 6-22-1 新宿スクエアタワー、吉澤 仁代表取締役社長) は、6 月 28 日 (水) ～ 30 日 (金)、東京ビッグサイトで開催される「第 9 回 組込みシステム開発技術展 (ESEC 2006)」(主催：リード エグジビション ジャパン株式会社) に販売代理店であるアヴネット ジャパン株式会社と共同出展する。なおザイリンクスにとって今回が ESEC への初の出展となる。 今回の ESEC では、ザイリンクス MicroBlaze を用いたマルチ プロセッサの実演、TRON、Linux など RTOS を採用したデモンストレーション、パートナによる快適なデバッグ環境、どのようにして FPGA プロセッサを設計するのかを紹介する。また、ハード プロセッサの PowerPC やソフト プロセッサ MicroBlaze など CPU を内蔵した FPGA である Virtex-4 FX、LX を活用したさまざまな組込みソリューションを展示する。組込み Linux などの開発ボードのデモ、ザイリンクスの開発環境ツールである ISE や EDK などを先進の開発環境とともに紹介することになっており、単なる展示ではなく実際の動作環境に近い展示となる。アヴネット ジャパンからは、PowerPC を内蔵したザイリンクス Virtex-4 FX FPGA とギガビット イーサネット、SDRAM を超小型基板に実装した Virtex-4 FX Mini Module も展示される。またブース内のシアターでは、ザイリンクス、各販売代理店、パートナ企業、サード パーティなどによるプレゼンテーションも会期中 11:00～17:15 の間、30 分おきに実施される。詳細はザイリンクス web サイト (http://www.xilinx.co.jp/japan/company/events/esec2006/) をご参照のこと。 出展概要 ザイリンクス関連 専門セミナ 国立大学法人熊本大学大学院自然科学研究科情報電気電子工学専攻教授 末吉 敏則 ザイリンクス株式会社マーケティング本部 本部長 荒井 雅 FPGA の技術動向や課題などの解説に加え、半導体のテクノロジ ドライバとも言える 90nm FPGA で機能、性能とも ASIC に引けをとらないシステム設計が可能になったこと、また最先端デバイスを使うために必要な設計や検証の方法を実例を紹介しながら解説、最先端 FPGA のメリットを最大限に生かすためのポイントを具体的に紹介する。 なお、ESEC の招待券持参者またはWebでの事前登録者は入場無料。専門セミナは有料で事前申込みが必要。事前登録、専門セミナの申込みは ESEC 2006 公式サイト (http://www.esec.jp/ )にて。 ※ このプレスリリースに記載されている会社名、製品名は、各社の登録商標または商標です。 ザイリンクスについて |
