プレスリリース

FOR IMMEDIATE RELEASE 2007 年 8 月 16 日

プログラマブル ロジック ソリューションの世界的リーダであるザイリンクス社は 7 月 31 日 (米国時間)、Virtex-5 FPGA デバイスと大手メモリ サプライヤが供給している 800 Mbps DDR3 SDRAM との相互動作が可能なことを確認したと発表した。ハードウェア レベルで Virtex-5 デバイスとの相互動作性を実証したことにより、ザイリンクスは量産レベルで出荷されている業界唯一の高性能 65nm FPGA ファミリを使用したシステムで DDR3 SDRAM テクノロジを早期に導入できることをユーザに示した。

今回相互動作性テストに成功した DDR3 SDRAM は、大手メモリ メーカであるマイクロン・テクノロジー社とエルピーダメモリの製品である。ザイリンクスは本日から出荷される同社の Virtex-5 LXT ML561 アドバンスド メモリ インターフェイス ツールキットの中で DDR3 SDRAM のサポートも提供したことによって、エンジニアが FPGA と DDR3 SDRAM を組み合わせたシステムのデザインを直ちに開始できるようになったとしている。

マイクロンでセグメント・マーケティング・マネージャを務めるレイモンド・フォンタイン (Raymond Fontayne) 氏は「当社の DDR3 SDRAM とザイリンクスが量産している Virtex-5 FPGA メモリ コントローラ間の相互動作性を 800Mbps の速度で確認できました。JEDEC* スタンダード準拠および相互動作性のテストをパスした共同開発によるソリューションは、ユーザが多くの市場領域でプラットフォームを迅速に開発できる効率的な環境を提供するでしょう。高性能メモリ サブシステムと FPGA の組み合わせは、ネットワーク、自動車そしてセキュリティなどのアプリケーションの多様性において重要な役割を果たすでしょう」と語っている。

* JEDEC： Joint Electron Device Engineering Council の略。米国での電子部品に関する標準化団体。標準化の対象により複数の委員会を設けている。

また、エルピーダメモリのビジャン・ヤツダニ (Bijan Yazdani) 営業担当副社長は「エルピーダメモリとザイリンクスは高性能でコスト効率に優れたソリューションが要求される市場で新しい DRAM テクノロジを普及させるために積極的な協力関係を築いています。DDR3 と Virtex-5 FPGA の相互動作性テストに成功したことにより、ザイリンクスは DDR3 SDRAM テクノロジの早期普及に向けて、業界で初めてハードウェア検証された FPGA コントローラをお客様に提供できるようになりました」と語っている。

DDR2 SDRAM からの飛躍的な改良版である DDR3 SDRAM は、バンド幅の増加と消費電力の低減 (電源電圧を DDR2 SDRAM の 1.8V から 1.5V へ低減) に加えて、システム性能を向上させるためにシグナル インテグリティ (信号完全性) を高めて IO 信号方式の改良も図られている。

Virtex-5 LXT ML561 アドバンスド メモリ インターフェイス ツールキット上で行われた相互動作性テストにより、9 月にリリースされる予定の DDR3 SDRAM コントローラとインターフェイスのリファレンス デザインの妥当性が検証された。このリファレンス デザインは、800 Mbps のデータ速度と DDR3 SDRAM の機能的要求条件を満たすために読み出しデータの精度を保証し、書き込みデータ信号の条件設定を可能とするプログラマブルな入力および出力遅延ブロック IODELAY のような Virtex-5 FPGA の機能を利用している。

価格設定と供給体制
DDR3 SDRAM インターフェイスを備えた Virtex-5 LXT ML561 アドバンスド メモリ インターフェイス ツールキットの価格は 5,995 米ドルで出荷中である。詳しい情報は http://japan.xilinx.com/ml561/ を参照のこと。ML561 は、DDR2 SDRAM、DDR SDRAM、QDR II SRAM そして RLDRAM II インターフェイスの評価にも使用可能である。DDR3 ハードウェア実証済みのリファレンス デザインのファイルは 2007 年 9 月から Web サイト http://japan.xilinx.com/memory/ へアクセスすることにより無料でダウンロード可能となる予定である。

Virtex-5 FPGA について
Virtex-5 ファミリは、業界で最先端の 65nm トリプル オキサイド テクノロジ、ExpressFabric テクノロジ、および ASMBL アーキテクチャが適用されている。Virtex シリーズの第 5 世代の製品である Virtex-5 FPGA ファミリには高性能 低消費電力のロジック、内蔵されたシリアル コネクティビティ、信号処理、および組込みプロセッシングのドメインにそれぞれ最適化された 4 種類のプラットフォームがある。ザイリンクスは 2006 年 5 月から 65nm Virtex-5 FPGA を提供しており、現在 4 つのプラットフォームのうち LX、LXT、SXT の 3 つを発表しており、合計 15 品種のデバイスを出荷している。エンジニアリング サンプルはすでに出荷中で、さらにザイリンクスは ISE 9.2i デザイン ツール、プロトコル パック、開発ボード、およびユーザがすぐ Virtex-5 FPGA でプロトタイプ設計を開始できる開発キットも提供している。Virtex-5 FPGA ファミリに関する詳しい情報は Web サイト http://japan.xilinx.com/virtex5/ でも入手可能である。

ザイリンクスのメモリ コーナについて
メモリ コーナ (Memory Corner) は、ザイリンクスの FPGA がサポートする様々なタイプのメモリに対応するハードウェア検証済みメモリ インターフェイスの無料リファレンス デザインへのアクセスを提供する専用 Web ポータルである。様々なメモリ インターフェイス ソリューションの詳細な説明がアプリケーション ノートとチュートリアル付きで提供されており、ユーザが最適なメモリを選択する際に有効に利用することができます。ザイリンクスのメモリ ソリューションと無料リファレンス デザインのダウンロード、および Memory Interface Generator (MIG) に関する詳細な情報は Memory Corner のポータル http://japan.xilinx.com/memory/ から入手可能となっている。

※ このプレスリリースに記載されている会社名、製品名は、各社の登録商標または商標です。

ザイリンクスについて
ザイリンクス社 (NASDAQ:XLNX) は、プログラマブル ロジック ソリューションを提供するリーダである。1984 年に創立され、米国カリフォルニア州サンノゼに本社を持つ。日本においては、1989 年にザイリンクス株式会社を設立し、FPGA および CPLD 製品とその開発支援システムの販売とサポートを積極的に行っている。同社についての詳細な情報は日本語対応ホームページ http://japan.xilinx.com/ で公開している。