プレスリリース

FOR IMMEDIATE RELEASE 2007 年 3 月 27 日

プログラマブル ロジック ソリューションのリーダであるザイリンクス社は 3 月 19 日 (米国時間)、同社最新の高性能 65nm Virtex-5 FPGA、Spartan-3 ジェネレーション FPGA をサポートする階層構成デザインおよび解析ソフトウェア、PlanAhead の最新バージョン 9.1 をリリースした。この PlanAhead 9.1 デザイン ツールは、ザイリンクスの統合ソフトウェア環境 ISE (Integrated Software Environment) デザイン ツールと組み合わせて使用することで、設計者に最新 65nm Virtex-5 FPGA の性能を最大限に引き出すことができる追加オプションを提供する。Virtex-5 ExpressFabric テクノロジ、550 MHz 動作の DSP48E スライス、および柔軟性の高いクロック管理タイルなどの優れた利点を有効利用することにより、PlanAhead 9.1 デザイン ツールは他社ソリューションに比較しスピード グレードで 2 レベル上の画期的な速度性能を実現する手段を提供する。

PCB 統合化設計の簡略化に向けた新しい PinAhead テクノロジの導入
PlanAhead に新たに追加された PinAhead テクノロジは、パッケージの物理的ピン配置に I/O ポートを全自動または半自動で割り当てるデザイン環境を提供する。PinAhead テクノロジを用いると、FPGA 設計者は単純に I/O グループを FPGA のグラフィカルな表示の中にドラッグするだけで I/O ピンに割り当てることができる。

PinAhead テクノロジは、FPGA と PCB 間のインターフェイスを管理する際の複雑さを直観的に解決する。PinAhead テクノロジは回路とデバイスの I/O 要求条件を解析したり、PCB と FPGA の両方の設計者のニーズを満たす I/O ピン配置を定義するためのインターフェイスを提供する。設計者は PCB や FPGA のネット リストを完成させる前にピン割り当てを開始できるため、製品の開発期間を短縮し、市場投入時期を早めることができる。PlanAhead 9.1 により設計者は GUI インターフェイスで固有のポート リストを作成するか、CSV (コンマ区切りデータ) 形式のスプレッドシートをインポートするかのどちらかの方法でピン配列を設計し、保持することができる。これによりピン配列の早期決定が可能となり、より現実的なピン配列設計を従来より早く開始できる。

PinAhead テクノロジは短時間で高度なピン配置が可能になるため、設計プロセスの下流で発生する、設計変更に関連したピン配列の多くの問題を解消することができる。ユーザが設計プロセスの初期段階で FPGA ピン配置を決定できるため、タイミング要求条件を満たさない遅延の原因となるピン配列を避けることができるため、性能面の最適化の点でも極めて有効である。PCB から FPGA チップへのデータの流れを考慮することにより、内部および外部配線長を抑え、配線の輻輳を回避しながら最適なピン配列を迅速に決定することができる。

ピン配置制約の管理を改良
ユーザが設計した、または ISE デザイン ツールによって生成されたネット リストからインポートされたピン配置の制約をユーザ自らが管理できるように、PlanAhead 9.1 では制約条件を管理する方法を簡素化した。設計者は維持されているユーザ制約条件に影響を与えることなく、ISE デザイン ツールによって割り当てられた配置制約条件のみをクリアすることができる。また、設計者は ISE 実行ツールによって割り当てられた配置の制約条件のサブセットをユーザ定義による制約条件として取り扱えるように、選択的にマークすることも可能である。ロジックの保存をより適切に管理できる PlanAhead 9.1 の能力は、設計プロセスを直観的なものに維持しながら優れた柔軟性を提供する。

Spartan-3 ジェネレーション FPGA のサポート
PlanAhead 9.1 ソフトウェアは前バージョンでサポートしていた Virtex-5 LX に加え、LXT および SXT デバイスと、最近リリースされた I/O 最適化の Spartan-3A や不揮発性メモリ Spartan-3AN プラットフォームをはじめとする、最新の低コストで量産向け Spartan-3 ジェネレーション FPGA もサポートしている。PlanAhead 9.1 のサポートがこれら 4 種類の最新デバイス ファミリにも拡大されたことで、設計者は優れたソリューションの利点を広範囲な用途で利用できるようになった。

価格設定と供給体制
ザイリンクスは 2006 年 5 月以来 65nm Virtex-5 FPGA を提供しているが、現在 4 種類のうち 3 種類のプラットフォーム (LX、LXT および SXT) で 12 種類のデバイスの出荷を開始している。PlanAhead 9.1 デザイン ツールはザイリンクス ISE デザイン ツールのオプションとして、すべての主要 OS 上で動作可能である。現在、シングル ユーザ ライセンスが促販価格 2,495 米ドルで提供されている。より詳細な情報は Web サイト http://japan.xilinx.com/planahead/ で提供している。

※ このプレスリリースに記載されている会社名、製品名は、各社の登録商標または商標です。

ザイリンクスについて
ザイリンクス社 (NASDAQ:XLNX) は、プログラマブル ロジック ソリューションを提供するリーダである。1984 年に創立され、米国カリフォルニア州サンノゼに本社を持つ。日本においては、1989 年にザイリンクス株式会社を設立し、FPGA および CPLD 製品とその開発支援システムの販売とサポートを積極的に行っている。同社についての詳細な情報は日本語対応ホームページ http://japan.xilinx.com/ で公開している。