プレスリリース

FOR IMMEDIATE RELEASE 2007 年 7 月 17 日

プログラマブル ロジック ソリューションのリーダであるザイリンクス社は 7 月 10日 (米国時間)、無償でダウンロード可能なプログラマブル ロジック設計ツールの統合ソフトウェア環境 ISE (Integrated Software Environment) WebPACK 9.2i の最新バージョンをリリースした。この WebPACK 9.2i バージョンは ISE Foundation 9.2i ソフトウェアで強化された全機能を装備しており、さらに、オプションで組込みの DSP やリアルタイム デバッグ デザイン フローのフル サポートが可能である。また、Windows Vista のサポートが追加され、FPGA 設計者はより幅広い開発オプションが利用可能になった。ISE WebPACK 9.2i は RTL シミュレーション (HDL 言語シミュレーション) 機能を備え、Windows XP および Linux に加えて Windows Vista にも対応する、無償ダウンロード可能な唯一の FPGA デザイン スイートである。

この WebPACK 9.2i バージョンは、ザイリンクスの最先端 65nm Virtex-5 FPGA シリーズに追加されたデバイスの中から Virtex-5 LX30T、LX50、および LX50T の 3 デバイスも新たにサポートしている。また、この最新バージョンは DSP 利用のために最適化された Spartan-3A DSP プラットフォーム FPGA を始めとした同社最新の大容量 Spartan-3 ジェネレーション FPGA をサポートしている。今回のリリースにより、ISE WebPACK 9.2i は、新たに 10 種類のザイリンクス FPGA を追加し、設計をサポートする。

ISE Foundation ソフトウェアの全機能を装備
ISE WebPACK 9.2i は、最新の ISE Foundation 9.2i ソフトウェアの全機能を備えると同時に、プラットフォーム メモリ使用量を平均 27 ％も削減可能なアルゴリズムの改良がなされている。このメモリ使用量削減により、設計の柔軟性が高まると同時に設計対象 FPGA の集積規模をより大きくすることが可能となる。さらにワイヤレスやビデオのアプリケーションで見られる多数のクロックで動作させるマルチ レート DSP の設計を単純化するために、ISE 9.2i ソフトウェアでは配置配線およびクロック配分のアルゴリズムにおいて改良が加えられ、最高 15 ％の性能向上が可能となっている。

ISE 9.2i ソフトウェアはザイリンクス SmartCompile テクノロジによって強化されており、変更がないロジック部分の設計を正確に維持しながら実行ランタイムを最高 6 分の 1 まで短縮可能なことも大きな特徴となっている。ISE SmartCompile テクノロジを利用することで、幅広い層の設計者がより高い確率で性能目標を達成し、より短時間で設計を完了させることができる。

供給体制
ISE WebPACK 9.2i ソフトウェアはすでに提供を開始しており、Web サイト http://japan.xilinx.com/ise/webpack/ から無償でダウンロードが可能である。30 万人を超え増加を続ける FPGA および CPLD 設計者に最も完成度の高いゼロ コストの設計環境を提供する ISE WebPACK 9.2i は、Spartan-3 ジェネレーション、Virtex-4、Virtex-5 FPGA デバイスはもとより CPLD の CoolRunner-II ファミリもサポートしている。サポートされるデバイスのリストは上記 Web サイトで公開している。

※ このプレスリリースに記載されている会社名、製品名は、各社の登録商標または商標です。

ザイリンクスについて
ザイリンクス社 (NASDAQ:XLNX) は、プログラマブル ロジック ソリューションを提供するリーダである。1984 年に創立され、米国カリフォルニア州サンノゼに本社を持つ。日本においては、1989 年にザイリンクス株式会社を設立し、FPGA および CPLD 製品とその開発支援システムの販売とサポートを積極的に行っている。同社についての詳細な情報は日本語対応ホームページ http://japan.xilinx.com/ で公開している。