プレスリリース

FOR IMMEDIATE RELEASE 2009 年 7 月 28 日

ザイリンクス社 (本社 : 米国カリフォルニア州サンノゼ) は 7 月 27 日 (米国時間)、最新世代にあたる Virtex®-6 FPGA ファミリが PCI Express® 2.0 仕様に準拠したと発表した。これにより、消費電力を旧世代製品に比べて最大 50 ％低減し、また、競合製品の 15 ％の高性能化を達成する。ザイリンクスの Virtex-6 FPGA に組み込まれた第 2 世代の PCI Express ブロックは、1 ～ 8 レーンの各構成について PCI-SIG PCI Express 2.0 仕様準拠テストおよび相互運用性のテストに合格しており、広く使われているシリアル接続標準に対応したザイリンクスおよびアライアンス パートナ企業が提供する多彩なデザイン リソースをいっそう充実させる。これは業界全体としても大きなマイルストーンであり、通信やマルチメディア、サーバ、モバイル プラットフォームのための高帯域 PCI Express 2.0 システムの開発を加速すると考えられ、高品位動画やハイエンド医療用イメージング、産業用計器といった用途にも広がっていく。

さらにザイリンクスは、主要アライアンス パートナであるノースウエスト・ロジック社および PLDA 社と再度協力して、Virtex-6 FPGA にダイレクト メモリ アクセス (DMA) IP コアを組み込んだ。これにより、ノースウエスト・ロジック社の DMA コアとともに PCI Express 2.0 x8 レーンをサポートした最初の FPGA、Virtex-5 FXT デバイスで用意されたこれまでの IP 製品をさらに強化することになる。この DMA エンジンは、システム内の効率的なデータ転送を可能とし、Virtex-6 FPGA 内の PCI Express ブロックの高性能および高帯域を実現する。

Virtex-6 FPGA を使用することにより、PCI Express 2.0 に準拠したシステムの評価と設計がすぐに開始できるようになる。さらに、ISE® Design Suite に組み込まれるザイリンクスの CORE Generator™ システムには PCI Express コアのほかリファレンス デザインや各種スクリプト、基本テストベンチおよび顧客デザインへの統合作業を効率化するシミュレーション モデルが用意されており、システムの評価や設計をより簡易化する。ISE WebPACK™ ソフトウェアおよび ISE Design Suite のフル機能が使用できる試用版はザイリンクスの Web サイト http://japan.xilinx.com/tools/webpack.htm から無料でダウンロードできる。

ザイリンクスの ISE Design Suite 担当シニア マーケティング ディレクタのトム ファイスト (Tom Feist) は次のように述べている。「高帯域インターコネクトに対する需要は高まるばかりであり、特に通信およびサーバ市場において重要とされる高性能、低消費電力の要件を満たす上で、PCI Express 2.0 は欠かせないものです。統合された PCI Express ブロックはシステム パフォーマンス向上の際の I/O ボトルネックを解消するもので、当社の Virtex-5 FPGA で初めて導入されました。現在の Virtex-6 FPGA では、さらに高い帯域が求められるシステムにおいて、実績のある PCI Express 実装を最大限に活用することができ、類似の競合製品に比べても最大 50 ％の消費電力の低減が実現できます」。

実績豊富な PCI Express ソリューション
ザイリンクスは、PCI Express ソリューションへの対応において FPGA 業界をリードしている。ザイリンクスは、業界で初めて PCI Express 1.1 準拠の統合ブロックを組み込んだプログラマブル デバイスとして Virtex-5 FPGA を発表した。続いて Virtex-5 FXT および Virtex-5 TXT デバイスでは PCI Express 2.0 ソフト IP に対応し、これは同スタンダードの 5 Gbps バージョンに準拠した初めての FPGA ソリューションとなった。さらに、採用実績豊富な Virtex-5 FPGA PCI Express ソリューションの応用知識と顧客成功例を十分に生かし、Virtex-6 FPGA で PCI Express 1.1 と 2.0 両方のマルチ レーン構成について PCI-SIG への準拠を実現した。

PCI Express 2.0 ブロックは、シリアル トランシーバを備えたすべての Virtex-6 デバイスに組み込まれており、ほぼすべてのスピード グレードに対応している。これらブロックは、完全なトランザクション データ リンクと物理レイヤを備えており、ザイリンクス GTX トランシーバ テクノロジと統合された BRAM が使われている。Virtex-6 LXT および SXT FPGA 内の GTX シリアル トランシーバは、プロセス / 電圧 / 温度 (PVT) のすべてについて特性が記録されている。PCI-SIG 準拠レポートの全文は、Web サイト www.pcisig.com/developers/compliance_program/integrators_list/pcie_2.0 からダウンロードできる。

また PCI Express に対応した Virtex-6 FPGA エンドポイント ブロックには、デザイン プロセスを簡素化する多くの使いやすい機能と、完全な PCI Express ソリューションの設計に必要なリソースが加えられた PCI Express エンドポイントおよびルート ポート アプリケーションに最適化した設定などが組み込まれている。ザイリンクスの PCI Express ソリューションについての詳細は、http://japan.xilinx.com/pciexpress を参照されたい。

Virtex-6 FPGA ファミリについて
Virtex-6 FPGA ファミリは、ザイリンクスのターゲット デザイン プラットフォームの基礎となる高性能シリコン デバイスである。Virtex-6 FPGA は高帯域と低消費電力を要する数値演算アプリケーション向けに設計され、エンベデッド シリアル トランシーバ、低消費電力テクノロジ、40 nm アーキテクチャを備えている。高性能ロジックやデジタル信号処理、高速シリアル接続などの用途別に最適化された各デバイスは、多彩なロジック キャパシティや 11 Gbps 以上の転送速度、1,200 GMACS 以上の DSP および 1 Tbps のシリアル帯域に対応している。詳しくは http://japan.xilinx.com/products/virtex6/ を参照されたい。

ザイリンクスのターゲット デザイン プラットフォームについては、Avnet および Xilinx が共催する世界各地で開催予定の無料技術セミナ Xfest でさらに詳しく紹介する。Xfest はエンジニア向けの実用的なトレーニングで、参加登録については http://www.weboom.com/avnet/index.html を参照されたい。

※ このプレス リリースに記載されている会社名、製品名は、各社の登録商標または商標です。

ザイリンクスについて
ザイリンクス社 (NASDAQ:XLNX) は、プログラマブル ロジック ソリューションを提供するリーダである。1984 年に創立され、米国カリフォルニア州サンノゼに本社を持つ。日本においては、1989 年にザイリンクス株式会社を設立し、FPGA および CPLD 製品とその開発支援システムの販売とサポートを積極的に行っている。2009 年は米国本社設立 25 周年、日本法人設立 20 周年となる。同社についての詳細な情報は Web サイト http://japan.xilinx.com/ で公開している。