日本発表のプレス リリース

FOR IMMEDIATE RELEASE 2004 年 10 月 6 日

プログラマブル ロジック ソリューションの世界的リーダであるザイリンクス社は 9 月 28 日 (米国時間)、同社の主力製品である Virtex-4 Platform FPGA を完全にサポートする次世代の DSP 開発ツール System Generator for DSP v6.3i を発表した。ザイリンクスの XtremeDSP イニシアティブを強化する System Generator v6.3i は、設計者が高性能なデジタル信号処理 (DSP) システムを業界標準の DSP デザイン手法を使ってより簡単に設計することを可能にする効率的なデザイン環境を提供する。

System Generator for DSP v6.3i を用いることで設計者は、Virtex-4 Platform FPGA と Xtreme DSP Slice が備えている高い性能と豊富な機能をフルに活用することができる。たとえば、フィルタは前世代の Xilinx FPGA に比べて 10 分の 1 の面積で実現でき、最高 500MHz までの動作が可能である。また、信号処理チェーン内の消費電力は 7 分の 1 に低減することができる。このツールは、C ベースと HDL を使用したデザイン手法の長所を組み合わせて、単一のソリューションに統合した完全なフロント ツー バックのデザイン フローを提供することにより、DSP デザイン ツール間のギャップを埋めることに成功している。System Generator v6.3i は、編集、コンパイル、デバッグ、およびデザインの迅速な反復といった C ベース ツールの長所と、コンパクトで高性能かつ高度な並列アーキテクチャを構成できる HDL ツールの長所を併せ持っている。これにより HDL デザインの経験のない、または少ない設計者でも高いレベルで作業を行い、着想から数週間ではなくほんの数日間で、動作検証済みのシリコン チップを入手することができる。

Hardware In The Loop 機能 (ハードウェア協調シミュレーション) というユニークな機能を利用することにより、設計者はシミュレーション速度を大幅に加速するだけでなく、ハードウェアのデザイン検証も同時に実行することができる。System Generator v6.3i はツールと FPGA 間のデータの流れを 100 倍以上に高速化し、前世代のデザイン生成ツールでシミュレーションを 1 回実行する時間で複数のシミュレーションを繰り返すことを可能にする新しい DMA バースト モード機能を備えている。また、このツールはザイリンクスが最近導入した組み込み開発キット (Embedded Development Kit: EDK) v.6.3i と緊密に結合しており、設計者はザイリンクスのハードおよびソフト プロセッサと外部のプロセッサが協調動作を行わせるためのコントロール パスの開発を容易に行うことができる。

System Generator for DSP ソリューション
System Generator は FPGA ベースのデジタル信号処理システムのデザイン、デバッグ、および検証を自動化して、プッシュボタン感覚で簡単に行うことができる。システム設計者、DSP エンジニア、およびハードウェア設計者は統合化されたシステムレベルのデザイン環境の中で完全な DSP システムをモデル化することができる。高レベルモデル化と検証コードの自動生成のための、業界で最も豊富なシミュレーション ライブラリに加えて、System Generator は Model Technologies 社の ModelSim シミュレータに対する高速の HDL 協調シミュレーション インタフェースを提供する。その他のユニークな機能として、MATLAB m-code コンパイル機能、高速なシステムレベルのリソース見積もり機能、および高速ハードウェア協調シミュレーション インタフェース、FPGA ハードウェア プラットフォーム用の一般的な JTAG インタフェースと PCI ベースの両方での協調シミュレーション機能等が含まれている。

包括的な DSP コア ライブラリ
ザイリンクスは System Generator v6.3i に合わせ、Virtex-FPGA ファミリで使用するための DSPコア ライブラリもリリースした。ブロックのパラメータ化を通じて、コア ライブラリは SRL16 や XtremeDSP Slice のようなザイリンクスのユニークなシリコンチップの能力を高めることができ、FPGA 業界で最高速かつ最小占有面積のデバイスを設計することができる。新しいコアとしては、ケーブルモデムのヘッドエンド装置向け DOCSIS ITU-T J8.3 Annex A/C modulator コアやワイヤレス インフラ向けのデジタル アップコンバータ (Digital Up-Converter: DUC) コア等が含まれている。これらのコアを使用することにより、顧客はマルチキャリヤ、スペクトラム拡散、および狭帯域システム等に向けた高速で低コストな回路を短時間で開発することができる。

価格と供給体制
System Generator for DSP v6.3i はザイリンクスの統合化ソフトウェア環境 (Integrated Software Environment: ISE) 6.3i FPGA デザイン セットと組み合わせて使用する。合計の価格は期間限定で 995 ドルに設定されている。これは前のバージョンの半額である。Annex A/C 変調器コアと DUC コアはすでに利用可能となっており、価格は Annex A/C modulator コアが 2,000 ドル、DUC コアは無料である。System Generator for DSP v6.3i および XtremeDSP イニシアティブに関する詳細については Webサイト http://www.xilinx.co.jp/dsp で公開している。

Xilinx XtremeDSP イニシアティブ
XtremeDSP イニシアティブは、高性能 DSP ソリューションに対する FPGA のメリットを活用するためにザイリンクスが主宰する業界グループである。ザイリンクスの XtremeDSP ソリューションには以下のものがある。

• 次世代 Virtex-4 ファミリによる世界初の DSP ドメイン最適化プラットフォーム FPFA
• Virtex-II および Virtex-II Pro FPGA 内の DSP 専用機能を用いた世界初のプラットフォーム FPGA
• Virtex ファミリ内の DSP MAC 機能をサポートする世界初の FPGA
• MathWorks 社との戦略的提携を通じて開発した実証済みの DSP デザイン手法の市場提供
• 実証済みの DSP IP コアの拡張ライブラリ、およびデザインサイクルを加速し、性能を最適化するための最新の開発ボード
• デザインサービス、専門のフィールド スペシャリスト、および DSP 教育クラスを含む豊富なデザイン リソース

ザイリンクスについて
ザイリンクス社 (NASDAQ:XLNX) は、プログラマブル ロジック ソリューションを提供する世界的なリーダである。1984 年に創立され、米国カリフォルニア州サンノゼに本社を持つ。日本においては、1989 年にザイリンクス株式会社を設立し、FPGA および CPLD 製品とその開発支援システムの販売とサポートを積極的に行っている。同社についての詳細な情報は日本語対応ホームページ http://www.xilinx.co.jp で公開している。