日本発表のプレスリリース

FOR IMMEDIATE RELEASE 2006 年 2 月 17 日

プログラマブル ロジック ソリューションのリーダであるザイリンクス社は 1 月 31 日 (米国時間)、FPGA 業界で最高のバンド幅と信頼性を備えたメモリ インターフェイス ソリューションを提供する Virtex-4 FPGA ベースの 667 Mbps DDR2 リファレンス デザインを発表した。ザイリンクス の 667 Mbps DDR2-SDRAM インターフェイスは、革新的な Virtex-4 ChipSync テクノロジに加えて、デザイン サイクルを減らしながら設計マージンと全体のシステム信頼性を大幅に向上させるランタイム キャリブレーション回路を採用している。

Virtex-4 FPGA は、システム開発者が最新 667 Mbps DDR2 SDRAM のようなメモリ技術に対する信頼度の高い高性能インターフェイスを効率的に設計することを可能とする。Virtex-4 の先進シリコン機能、ハードウェアで実証済みのリファレンス デザイン、および使いやすいメモリ インターフェイス生成ツールの組み合せは設計の柔軟性と信頼性を提供する。ザイリンクスのメモリ ソリューションは、サムスンやマイクロンといった大手メモリ メーカのメモリ デバイスを用いてハードウェア的な検証が終了しており、新しい 667 Mbps DDR2 SDRAM に対応するリファレンス デザインを筆頭にザイリンクスの Web サイト www.xilinx.co.jp/memory から無料でダウンロード可能となっている。

ChipSync テクノロジは、データとクロック信号間のスキューを発生し、設計時には正確に見積もることが難しいルーティング、プロセス、温度、および電圧変動の影響を適切に補償することによってメモリ インターフェイスの実現を簡素化する技術である。この優れた機能はデザイン後の調整を軽減し、デザイン サイクルを減らすとともに、全体のシステム信頼性を大幅に改善することを可能とする。研究所での結果で実証されたように、Viretx-4 FPGA は高速メモリ インターフェイスのデザインに対して業界最高の信号完全性も提供する。

使いやすいメモリ インターフェイス生成ソフトウェア ツールは、あらゆるデバイスとパッケージの組合せをサポートしており、システム設計者にデザインを容易にカスタマイズできる柔軟性を提供する。Verilog または VHDL で提供されるリファレンス デザインはモジュラ構成をとっているため、物理レイヤ、ユーザ インターフェイス、およびコントローラ ブロックを明確に区別した効率的な設計が可能である。

ザイリンクスのメモリ コーナーについて
メモリ コーナーは、ザイリンクスの FPGA がサポートしている多様なメモリ タイプに対してハードウェアで実証済みのメモリ インターフェイス リファレンス デザインを無料で提供する専用 Web ポータルである。様々なメモリ インターフェイス ソリューションの完全な情報が、アプリケーション ノート、およびメモリの選択手順の簡素化に役立つチュートリアルとともに提供されている。現在ザイリンクスとパートナ企業が提供しているメモリ インターフェイス ソリューションには、DDR2 SDRAM、DDR SDRAM、QDR II SRAM、および RLDRAM II がある。ザイリンクスのメモリ ソリューション、無料ダウンロード可能なリファレンス デザイン、およびメモリ インターフェイス生成ソフトウェア ツールに関する詳しい情報はザイリンクス Web サイトのメモリ コーナー www.xilinx.co.jp/memory から入手できる。

※ このプレスリリースに記載されている会社名、製品名は、各社の登録商標または商標です。

ザイリンクスについて
ザイリンクス社 (NASDAQ:XLNX) は、プログラマブル ロジック ソリューションを提供する世界的なリーダである。1984 年に創立され、米国カリフォルニア州サンノゼに本社を持つ。日本においては、1989 年にザイリンクス株式会社を設立し、FPGA および CPLD 製品とその開発支援システムの販売とサポートを積極的に行っている。同社についての詳細な情報は日本語対応ホームページ http://www.xilinx.co.jp で公開されている。