日本発表のプレス リリース

FOR IMMEDIATE RELEASE 2003 年 3 月 5 日

最先端のプログラマブル ロジック ソリューションを提供しているザイリンクス社 (本社：米国カリフォルニア州サンノゼ、日本法人ザイリンクス株式会社：東京都新宿区西新宿 6-22-1、北島基弘代表取締役会長兼社長) は本日、FPGA 設計検証用ソフトウェアである ISE (Integrated Software Environment) の最新バージョン 5.2i と ChipScope Pro のバージョン 5.2i の出荷を開始すると発表した。ザイリンクスは、この最新バージョンのリリースにより、もっとも近い競合ソフトウェアに比べて 20% 高いデザイン性能、15 ％高いロジック使用効率、50 ％も低いデザイン コストを実現、システム コストの低減を達成できるとしている。さらに、新しい ASIC 並みのパワーを備えたデザイン ツールは、エンジニアが迅速かつ容易にタイミング クロージャに到達し、それにより全体のデザイン コストを低減するとともにデザイン フローに要する設計時間を短縮するのに有効である。

今回の発表は、シリコン製品に先行してソフトウェアを提供するというザイリンクスの取り組みを明確に示すものであり、これによってユーザは次世代のさらに強化されたマルチギガビット シリアル I/O トランシーバや、コスト的に最適化された次世代の 90nm FPGA デバイスの設計をすぐに開始できるようになる。90nm 製造技術へのザイリンクスの投資は、100 万ゲート FPGA (約17,000 ロジックセル相当) の価格を 25 ドル以下 (2004 年末の 25 万個発注時における予定単価) に下げることを可能にし、これによって競合デバイスに比べ 35 ％から 70 ％もの低価格化が実現される。このような大幅な価格低減は、より高い集積度と歩留まりを達成するために必要な、超微細加工を使用した次世代の製造プロセスへの移行による経済効果によって可能となる。

SysOnChip 社のマーケティング担当副社長兼 CFO の M.K. Seo 氏は「当社は ISE が強化されたことで、同一機能と性能の達成に、スピード グレードの低い、あるいはより小さなデバイスを利用できる可能性を探っている。これにより、約 50 ％の大幅なデバイス コストの削減が可能になる」と語っている。

エンジニアリング ボトルネックの解決にフォーカスしたソフトウェアの強化
設計手法の改善を実現するため、ISE 5.2i のすべてのコンフィギュレーションには、既存のデザイン フローをさらに強化し、ユーザの特定の設計手法にも適合させることができる自由なデザイン オプションが全範囲に含まれている。PACE および ISE Floorplanner に含まれているインクリメンタル デザイン (Incremental Design)、モジュラ デザイン (Modular Design)、マクロビルダ (Macro Builder)、およびエリア プランニング (Area Planning) などの機能により、従来の設計手法よりも設計時間が最大で 50% も短縮される。また、これによってリコンパイル時間の短縮やチームベースでのデザイン性能が強化される。

リアル タイムの検証ソフトウェア ChipScore Pro 5.2i は、ISE Project Navigator に良好に統合されており、全体のデザイン フローにリアル タイムのデバッグ プランニング機能を導入し、検証用コアの選択と挿入のプロセスを簡略化するとともにモニタする信号ポイントの指定を容易にする。新しい Virtual I/O コアを使用することにより、DIP スイッチやボタンの設定条件をシミュレーションすることができる。また、インテグレーテッド バス アナライザ (IBA) コアは現在、PowerPC 405 エンベデッド プロセッサを搭載した Virtex-II Pro ™ FPGA 上で、IBM CoreConnect プロセッサ ローカル バス (PLB) とオンチップ ペリフェラル バス (OPB) の両方をサポートしている。

デザイン解析は、高速化された新しいブロック RAM 検証モデルおよび ISE 内に保存されている階層化されたネットリスト フローを利用することによって、能率化が図られており、これにより HDL シミュレーション時間はザイリンクスのこれまでのソフトウェア リリースと比べて 2 倍以上に高速化される。ザイリンクスとシノプシスは、100 を超える FPGA 特有のデザインルールに設定された LEDA デザイン解析ルールを拡張し、これによりエンジニアは高性能な FPGA ソースコードを効率的に開発することができる。

高速のデザイン解析は、高速パスの特定を容易にする詳細なタイミング レポート、プログラマブル ロジック デザインに提供されている中で最も完全なタイミング制約記述言語、および ISE Timing Analyzer における強力な "What-if" およびフィルタリング機能によってさらに簡略化されている。

価格、評価バージョンの提供、プラットフォームおよび供給体制
業界をリードするプログラマブル ロジックのデザインおよび検証ソフトウェア、ISE 5.2i は、ザイリンクスの Virtex-II シリーズ FPGA、Spartan-II シリーズ FPGA、および CoolRunner-II CPLD を含むすべての最先端の製品ファミリをサポートしている。ChipScope Pro は Virtex、Virtex-II、および Spartan-II シリーズ FPGA をサポートする。これらのソフトウェア パッケージは Windows 2000 と Windows XP をサポートしており、ISE Foundation と ISE Alliance は Solaris と Linux もサポートしている。ザイリンクスとメインテナンス契約を結んでいるすべての顧客は、ISE のアップグレード サービスを受けることができる。ChipScope Pro のメインテナンス契約を結んでいるユーザは 3 月 3 日からアップグレード サービスを受けることができる。日本語の出荷は 4 月 4 日を予定している。ISE と ChipScope Pro ソリューションの基本価格はそれぞれ 695 ドルに設定されている。ISE WebPACK のバージョン 5.2 は 2003 年 3 月中に無料ダウンロードが可能になる。フル機能の ISE および ChipScope Pro の評価バージョンは、www.xilinx.co.jp を通じて、60 日間のライセンスつきで無償提供されている。ザイリンクスがロジック デザインと検証のコストをどのように低減できるかについては、Web サイト www.xilinx.co.jp/ise に記載されている。

ザイリンクスについて
ザイリンクス社 (NASDAQ:XLNX) は、プログラマブル ロジック ソリューションを提供する世界的なリーダである。1984 年に創立され、米国カリフォルニア州サンノゼに本社を持つ。日本においては、1989 年にザイリンクス株式会社を設立し、FPGA および CPLD 製品とその開発支援システムの販売とサポートを積極的に行っている。同社についての詳細な情報は日本語対応ホームページ http://www.xilinx.co.jp で公開されている。