日本発表のプレス リリース

FOR IMMEDIATE RELEASE 2004 年 9 月 14 日

プログラマブル ロジック ソリューションの世界的リーダであるザイリンクス社は 9 月 13 日 (米国時間)、プラットフォーム FPGA の Xilinx® Virtex-4™ ファミリに向けて最適化された統合ソフトウェア環境 ISE (Integrated Software Environment) 6.3i の出荷を全世界で開始したと発表した。この新しい ISE 6.3i ソリューションは、Virtex-4 アーキテクチャの利点をフルに活用して、最高 20 万ロジックセルと 500MHz の高速性能を実現、従来製品に比べて集積度で 2 倍、価格/性能比で 10 倍の改良を達成することが可能である。ISE 6.3i と Virtex-4 FPGA の組み合わせにより、プログラマブル システムのデザインが、高性能ロジック、組み込みプロセッシング、高性能デジタル信号処理および高速コネクティビティ等を含む多数のドメインにまたがって従来より簡単になる。

ISE 6.3i は、大容量 FPGA や CPLD のアプリケーションに対して全体のデザインコストを低減しながら、革新的なタイミング クロージャと高集積化を可能にした。新しく使いやすい実行オプションとサードパーティによる電子デザイン自動化 (EDA: Electronic Design Automation) ツールのサポートに加えて、既存の競合製品に比べて最高 40 ％高速な FPGA ファブリック性能が得られる。ISE 6.3i は Linux Red Hat Enterprise 3.0 オペレーティング システムで利用可能になったことにより、ザイリンクスがこれまでに提供したどのデザイン ツールよりも使いやすいデザイン ソリューションとなっている。

次世代 Virtex-4 FPGA のデザイン
ISE 6.3i には生産性の向上と Virtex-4 Platform FPGA で利用可能な 100 を超える新しいデバイス機能をサポートすることを狙った様々な強化策が含まれている。これらの強化策の詳細については同時発表の関連したプレスリリースで説明されている。 http://www.xilinx.co.jp/japan/j_prsrls/silicon_vir/0493virtex4_j.htm

• ISE アーキテクチャは、高性能な Virtex-4 シリコンの機能を迅速かつ簡単に設定する多様なウィザードを備えている。高速で正確なソースシンクロナス インタフェース デザインのための ChipSync ウィザード、新しい Virtex-4 XtremeDSP をドライブするための XtremeDSP Slice ウィザード、最高 11.1Gbps の高速シリアル I/O デザインを可能とする Rocket IO™ ウィザード、Virtex-4、Virtex-II、Spartan-3™ ファミリのデバイスに向けた最新の内部 FPGA クロック構成をサポートする Clocking ウィザード等が用意されている。
• PACE (ISE Pin and Area Constraints Editor) は高速動作で使いやすいグラフィカル インタフェースで先進的なピン管理およびロジック領域のフロア プランニングが可能である。PACE はグラウンドバウンス問題の可能性を識別するのに有効な、同時スイッチング出力 (Simultaneous Switching Outputs) のクリティカル エンジニアリング ルールチェック機能を備えている。
• Xilinx Synthesis Tool (XST) は論理合成プロセスの機能と使いやすさが改良されているのに加え、新しい Virtex-4 デバイスの特徴をサポートしている。
• PlanAhead™ Hierarchical Floorplanner (最近買収した Hier Design 社の製品) は高密度 FPGA デザインのための新しい組み込みオプションを提供し、Virtex-II Pro™ および Spartan-3 FPGA に加えて Virtex-4 デバイスもサポートしている。また PlanAhead は高密度配置への対応能力と高性能タイミング クロージャの解像力を備えていると同時に、全体的な性能向上と迅速なデザインの完了を図るためにデザインサイクルの早い時期に高い抽象レベルでデザインの再利用と IP の最適化を行うことができる。
• ChipScope Pro™ 6.3i リアタイム ハードウェア デバッガは Linux Red Hat Enterprise 3.0 をサポートしており、現在 60 日間限定の評価版を提供している。このデバッガはトレース デバッグ メモリの効率化を図るための新しいストレージ機能を含んでいる。

低コストのデザイン プラットフォーム
ISE 6.3i は低コストの FPGA プラットフォーム上で業界最速のプッシュボタン操作性能を提供する。組み込みの「タイミングドリブン マッピング」機能は配置とマッピングのプロセスを融合させて高度な利用が可能なデザイン上で自動的に 30 ％の性能向上を達成でき、タイミングの要求条件を犠牲にすることなくより小さなデバイスにより多くのロジックを集積することが可能である。ISE PACE のピン配置・制約条件エディタは Spartan-3 デザインに対するローカル クロッキングもサポートし、オフ チップのメモリ インタフェースのデザインをよりに迅速に、より簡単に、かつより少ない手直しで完了することができる。これらの新機能により、ASIC の置き換えとしての Spartan-3 デバイスの最適な集積度と低コストの利点を一層補強することが可能である。

プラットフォーム、価格および供給体制
ISE 6.3i は Virtex-4 FPGA の 3 種類のプラットフォーム、Spartan-3 シリーズ FPGA、および CoolRunner-II™ CPLD を始めとしたすべての最先端ザイリンクス製品ファミリをサポートしている。ISE ソフトウェア パッケージのすべてのバージョンは Windows 2000 と Windows XP をサポートしている。ISE Foundation、ISE Alliance、および ISE BaseX は Linux Red Hat Enterprise 3.0 もサポートしている (Linux Red Hat 8.0 と 9.0 は限定的なサポート)。ISE Foundation と ISE AllianceはSolaris 2.8 と 2.9 もサポートしている。

すべての ISE 6.3i はすでに利用可能であり、価格は無料 (WEBPACK) から $2,495 まで設定されている。新しい顧客は ISE Foundation の 60 日間限定版を無料で Web サイト www.xilinx.co.jp/ise_eval からダウンロードすることができる。Windows、Solaris および Linux 対応の ChipScope Pro 6.3i ハードウェア デバッガの 60 日間限定評価版も Web サイト www.xilinx.co.jp/chipscope から利用可能となっている。

ザイリンクスについて
ザイリンクス社 (NASDAQ:XLNX) は、プログラマブル ロジック ソリューションを提供する世界的なリーダである。1984 年に創立され、米国カリフォルニア州サンノゼに本社を持つ。日本においては、1989 年にザイリンクス株式会社を設立し、FPGA および CPLD 製品とその開発支援システムの販売とサポートを積極的に行っている。同社についての詳細な情報は日本語対応ホームページ http://www.xilinx.co.jp で公開されている。