FOR IMMEDIATE RELEASE
2002 年 8 月 27 日

ザイリンクス、リアルタイムのオンチップ デバッグ
と検証用に業界初 IBM 社 CoreConnect 技術採用の
統合バス アナライザを発表

最新 ISE ChipScope Pro 5.1i により標準ロジックのデバッグおよび
検証用技術を Platform FPGA にも拡張

関連プレスリリース

  • プレスリリース:世界最高速のソフトウェア ISE バージョン 5.1i を発表
  • プレスリリース:最新Virtex-II Proが40%性能アップ
  • 最先端のプログラマブル ロジック ソリューションを提供しているザイリンクス (本社:米国カリフォルニア州サンノゼ) の日本法人、ザイリンクス株式会社 (東京都新宿区西新宿 6-22-1、川上誠社長) は本日、ChipScope™ Pro ツールの最新リリース版の出荷を来月より開始すると発表した。このツールは、プログラマブル システムのデザインを容易にするオンチップ デバッグおよび検証用ツールのセットで、今日市場で入手可能な最も総合的な製品である。業界初の ChipScope Pro バージョン 5.1i 製品は、IBM 社 (以降 IBM) の CoreConnect™ 統合バス アナライザ (IBA) コア、コア インサーション ツール、オンチップ ペリフェラル バス トランザクションに関するデータのオンチップ キャプチャ用アナライザ インターフェイス機能等で構成されている。これらの機能のうち CoreConnect オンチップ ペリフェラル バス機能は、PowerPC® プロセッサと、ザイリンクス Virtex-II™ シリーズ Platform FPGA に組み込まれた周辺デバイスとの重要なインターフェイスを提供する。

    ロジックとシステム デザインの設計者は、ザイリンクス ChipScope Pro の高度なトリガー機能により、CoreConnect オンチップ ペリフェラル バス (OPB) 上のトランザクションとイベントをモニタし、表示することが可能になる。また新しい CoreConnect IBA コアは、プロトコル エラー バイオレーションを検出し、IBM の CoreConnect バス開発基準に基づいたレポートの作成が可能となる。さらに、アナライザ インターフェイスにより、データをタイム スタンプ付きバス サイクル レベルで表示することができるようになる。

    ザイリンクスの FPGA 製品担当上席副社長リッチ・セヴィック (Rich Sevcik) は、「ザイリンクスの ChipScope Pro ツールの最新リリース版は、システムとロジックの設計者向けにリアルタイム デバッグの新標準を定義することになります。Virtex-II Pro のデザインにおける PowerPC とペリフェラル間の重要な双方向バスのオンチップ デバッグと検証について、これまでにない処理スピードと可視性を提供します。また今回のソフトウェアの発表で我々が目指すところは、Virtex-II Pro FPGA の高性能な新機能を十分に活用可能な設計ツールを提供し、エンベデッドおよびシステム デザインの困難な設計課題を容易に克服できるように支援することです」と述べている。

    CoreConnect IBA コアで、ロジックおよびシステム デザインのリアルタイム デバッグが可能
    新しい ChipScope Pro CoreConnect IBA コアは、ChipScope ILA (統合ロジック アナライザ) で開発したロジック アナライザ コア技術をザイリンクスの最新 Virtex-II Pro Platform FPGA のシステム デザインにまで拡張している。これらのトランザクションは FPGA 内の BlockRAM に取り込まれ、JTAG ポート経由でアクセスでき、システム レベルのデバッグに必要なデバッグ ピン数を最小限に抑えることができる。

    ChipScope Pro 5.1i の重要な新機能

  • コア インサータ フロー機能:設計者はこの機能により、デザインの信号とノードの識別が可能で、ChipScope Pro コアをデザインのネットリストに挿入することと、デザイン サイクルの任意の時点でデバッグ コアの追加と削除をより柔軟にできるようになる。またこの機能により、IBA バス アナライザと ILA ロジック アナライザ コアを HDL ソースに迅速かつ容易に挿入し、ザイリンクス ISE デザイン ソフトウェアによる合成、インプリメンテーション、プログラミングを行うことができるようになる。


  • アナライザ インターフェイス機能:この新しいプロジェクト形式のインターフェイス機能により、各データ ウインドウ内の複数の ChipScope Pro コア データにアクセスして表示することができる。設計者は、波形、リストまたは DSP プロットの表示を使い信号とバスのデバッグを行い、高度なトリガーをセットアップし、データを ASCII ファイルまたは VCD ファイルにエクスポートして HDL シミュレータに統合することができるようになる。
  • ChipScope について
    ザイリンクスの FPGA ユーザは ChipScope Pro により、複雑な外部のテスト装置が不要となり、数百万ゲートの高集積デザインのデバッグ作業が容易にできるようになる。ChipScope Pro コアは FPGA に組み込まれ、標準の JTAG ポートを介したリアルタイム デバッグ機能と検証機能を提供している。ChipScope ソフトウェアは、チップのインシステム機能によりデバッグ時間が短縮され、製品の Time-to-Market の短縮化が可能になる。ChipScope Pro は、ザイリンクス ISE シリーズ ソリューションを構成するオプションのソフトウェアである。

    ChipScope Pro ツールは、ザイリンクス Virtex-II シリーズ FPGA デザインの性能を最適化できるように設計され、複雑なロジック解析の高速化が可能で、柔軟性の高いチップ内の信号解析をサポートしている。Virtex-II Pro FPGA は、最大 4 個の PowerPC 405 コア、最大 24 個の Rocket I/O シリアル トランシーバ、10 Mbit 以上のオンチップ BlockRAM の組み合わせにより、これまでにない高集積度と高性能をシステム設計者に提供できるようになる。

    価格、評価バージョン、プラットフォームおよび供給
    ザイリンクスの ChipScope Pro は、オプションの検証用ソフトウェアであり、ザイリンクス ISE デザイン フローのインターフェイス機能を提供する。Windows 2000 と Windows XP 上で動作するプログラマブル システム向け Virtex-II Pro プラットフォームを含む、ザイリンクスの全製品ファミリをサポートしている。また、ChipScope Pro 5.1i は、9 月 30 日より 30 日間有効な無償の評価バージョンを、ザイリンクスの Web サイトからダウンロードすることもできる。現在保守契約の有効なザイリンクス ChipScope ILA の顧客向け ChipScope Pro 5.1 アップグレード版の出荷は、9 月後半からの開始を予定している。さらにリリース日から 30 日間は新規顧客向けキャンペーンを行っており、695 ドルの特別価格にて最新版を提供する。ChipScope Pro によりプログラマブル ロジック検証プロセスを容易化する方法ついては、www.xilinx.co.jp/chipscopepro に掲載している。

    ザイリンクスについて
    ザイリンクス社 (NASDAQ:XLNX) は、プログラマブル ロジック ソリューションを提供する世界的なリーダである。1984年に創立され、米国カリフォルニア州サンノゼに本社を持つ。日本においては、1989 年にザイリンクス株式会社を設立し、FPGA および CPLD 製品とその開発支援システムの販売とサポートを積極的に行っている。同社についての詳細な情報は日本語対応ホームページ http://www.xilinx.co.jp で公開されている。