FOR IMMEDIATE RELEASE
2002 年 3 月 5 日

ザイリンクスのVirtex-II PRO FPGA、
次世代データ通信システム向けの
エンド ツー エンド接続性を初めて可能に

インターフェイス IP の広範囲なライブラリにより、
3.125 Gbps IO 技術を使用する新しいシリアル標準と
LVDS を使用するパラレルIO標準をサポート

関連プレスリリース

  • IBM とザイリンクス、数百万ドル規模の製造契約を発表
  • ブレークスルー Virtex-II PRO FPGA を導入
  • Virtex-II PRO FPGA、価格と性能で優位に
  • 最先端のプログラマブル ロジックソリューションを提供しているザイリンクス社(本社:米国カリフォルニア州サンノゼ)の日本法人ザイリンクス株式会社(東京都新宿区西新宿6-22-1、川上誠社長)は本日、新しいVirtex®-II Pro FPGAの導入により、業界初のプログラマブル コネクティビティ プラットフォームの提供を発表した。このコネクティビティ プラットフォームは、RocketIO 毎秒 3.125 ギガビット (Gbps) のシリアル トランシーバを最大 16 個と組込型 PowerPC プロセッサを最大 4 個まで 1 つのデバイスに集積している。ネットワーク装置の設計者は、新しい Virtex-II Pro FPGA を使って、新しい高性能光ネットワーク標準をサポートするプログラマブル システムを開発することが可能になった。新しい FPGA は POS PHY Level 4 や Flexbus 4 のような既存のパラレル標準、および 3GIO、InfiniBand アーキテクチャ、Serial RapidIO のような新しいシリアル標準をサポートしているため、Virtex-II Pro は2世代の接続技術をブリッジする最適なプラットフォームである。

    パラレル インターフェイスおよびシリアル インターフェイスのサポートと組込型プロセッサとを 1 つのデバイスに統合することにより、次世代のデータ通信システムに対して究極のエンド ツー エンド接続性プラットフォームを持つことになる。 4 個の組込型 PowerPC プロセッサは、このようなインターフェイスに対応する高レベル通信プロトコルとコントロール プレーン機能を実現するために最適である。さらに、Virtex-II Pro の Virtex-II 構造は、ネットワーク処理機能実現のための最先端のプラットフォームである。

    ザイリンクスのプロダクト ソリューション マーケティングおよびパートナシップ担当シニア ディレクタであるババック・ヘディヤッチ (Babak Hedayati) は、「接続性帯域幅に対する要求が、とてつもなく増大し、パラレル インターフェイス アーキテクチャから使いやすい高速マルチギガビット シリアル標準への移行が急速に進んでいます。そのためパラレル コンポーネントとシリアル コンポーネントの両方を使用する設計者にインテグレーション上のジレンマをもたらしています。 Virtex-II Pro デバイスは両タイプのインターフェイスを1つのデバイスでサポートしているためこの問題に効果的に対応することができます。これにより、設計者はこれまでの投資を無駄にすることなく容易に新しい接続技術に移行することができます」と述べている。

    インテル社のエンタープライズ プラットフォーム グループのイニシアティブ マーケティング担当ダイレクタ Jim Pappas 氏は、「InfiniBand アーキテクチャは今までのサーバの構築方法と開発方法を変えます。 InfiniBand 技術などの多くの I/O インターコネクトをサポートするブリッジ FPGA の柔軟性により、エンタープライズ デザイン業界はさらに柔軟性を持つことができるようになります」と述べている。

    高速シリアル インターフェイスに向かう業界
    パラレルからシリアル IO へ向かう 1 つの例は 10 Gbps インターフェイスであり、これは 16 個の高速低電圧差動信号 (LVDS) I/O を使うパラレル構成に対して、 4 個の 3.125 Gbps シリアル トランシーバだけで実現できる。これは、クロック/データ リカバリの使用によるチャンネルのスキュー、ジッタ、デューティ サイクル歪みなどのようなパラレル インターフェイスの既存の問題を解消する他に、PC 基板 (PCB) を大幅に簡素化し、コンポーネント点数も大幅に減らす。

    大手 ASSP サプライヤ間の協力
    ザイリンクスは、Virtex-II Pro デバイスを対象とするパラレルおよびシリアル インターフェイス向けに、業界で最も広範囲でかつ即使用可能な IP コア モジュールのライブラリを提供している。シリアル インターフェイスには、10 ギガビット イーサネット アタッチメント ユニット インターフェイス (XAUI) と 1ギガビット イーサネット物理層インターフェイスが含まれている。パラレル インターフェイスには、Flexbus 4、HyperTransport、PCI、PCI-X、POS PHY LEVEL 3 とLEVEL 4、RapidIO が含まれている。ザイリンクスは、Virtex-II Pro FPGA と他のシステム コンポーネントとの間の相互接続性を保証するため、AMCC、インテル、マインドスピード、モトローラ、PMC-Sierra などの大手ネットワーク ASSP 供給メーカとの協力を続けている。Virtex-II Pro FPGA は、実績のあるコネクティビティを提供しているため、設計者はコネクティビティの問題から開放されて、システム レベルの問題に集中することができる。

    マインドスピード社サンノゼ開発センタの副社長 Richard Egan 氏は、「実績のある Skyrail™ 3.125 Gbps IO 技術をベースとする高性能 Virtex-II Pro RocketIO トランシーバは、当社のiScale™スイッチ構造とバックプレーン トランシーバ ファミリに対してシームレスな接続を提供し、パケット交換アプリケーションと相互接続アプリケーションに対して最大のネットワーク帯域幅効率を提供しています」と述べている。

    モトローラ社の技術担当ダイレクタ Sam Fuller 氏は、「RapidIO は、チップ相互間またはボード相互間で極めて高いデータ伝送レートを必要とするネットワーク システムと組込型システムに対する重要なインターコネクト技術になります。Virtex-II Pro FPGA は 3.125 Gbps シリアル トランシーバと LVDS I/O の両方を内蔵しているため、設計者はシリアル RapidIO を使って次世代ネットワーク向けの極めて広帯域なシステムのアーキテクチャを構成することができます」と述べている。

    PMC-Sierra 社の副社長兼光ネットワーク事業部長 Steve Perna 氏は、「Virtex-II Pro は、当社の POS-PHY Level 4 ベースの XENON ファミリ デバイスと相互接続する上位層ソリューションを構築しているシステム設計者が自由に使うことができるもう1つの強力なビルディング ブロックです」と述べている。

    ザイリンクス社について

    ザイリンクス社 (NASDAQ:XLNX、ウィム・ロレンツ社長兼 CEO) は、先進の集積回路、開発ツール、IP コアなどの既に定義済みのシステム機能、充実したエンジニアリング サポートを含む完全なプログラマブル ロジック ソリューションを提供するリーディング サプライヤである。同社は 1984 年に創立され、カリフォルニア州サンノゼを本拠とし、フィールドプログラマブル ゲートアレイ (FPGA) 半導体デバイスの市場を開拓してきた。今日、世界市場におけるこれらデバイスの半分以上のシェアを有し、直近の年間売上は 10 億米ドルを超えている。ザイリンクスのプログラマブル ロジック ソリューションにより、コンピュータおよび周辺機器、通信、ネットワーク、工業用制御機器、計測機器、高信頼性機器および民生機器の電子機器製造業者は、製品の開発期間の大幅短縮が可能となる。日本市場においては、1989 年にザイリンクス株式会社を設立し、FPGA および CPLD 製品とその開発支援システムの販売とサポートを積極的に行なっている。同社についての詳細な情報は日本語対応ホームページwww.xilinx.co.jp で公開されている。