UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

RTL、C/C++、OpenCL 用クラウド アクセラレーション

データ センターのワークロード
アクセラレーションを可能にする
GPU/CPU と同様のプログラミング環境

SDAccel™ 開発環境では、FPGA を利用するデータセンター アプリケーションの高速化において、単位ワットあたりの性能を最大 25 倍向上させることができます。

SDx™ ファミリに含まれる SDAccel は、コンパイラ、デバッガー、およびプロファイラーを提供します。ハードウェア プラットフォームを抽象化するための標準 OpenCL API をサポートし、FPGA アクセラレーション ボード上で動作するカーネルとしてのハードウェア コードを最適化します。

sdaccel-runtime

SDAccel™ は、ザイリンクス FPGA ベースのアクセラレータ ボードをターゲットとする OpenCL™ アプリケーション向けの包括的な開発環境です。アプリケーション全体を C 言語でコードを記述できるため、ハードウェアの設計経験がなくてもインシステム プロセッサと FPGA デバイスを同時にプログラミングできます。

アプリケーションは、OpenCL で記述されたホスト プログラムと、OpenCL、C、C ++ で記述された計算カーネル セットとして取り込まれます。カーネルは、RTL (VHDL または Verilog) で記述できます。

ザイリンクスは、C/C++/OpenCL から FPGA の計算密度を利用する次世代アプリケーションを構築するために、ビッグデータや機械学習向けのヘテロジニアス アクセラレータ クラウドを専門とする業界大手のクラウド サービス プロバイダーとパートナー契約を結びました。

nimbix-logo
aws-logo
huawei-logo
alibaba-logo

Nimbix 社のクラウド サービスにより高性能でエネルギー効率に優れた FPGA を利用するハードルが非常に低くなり、すべての業界においてハイエンドな計算ワークフローを加速することができます。  今では、先行投資で設備を購入することなく、クラウド内でツールを実行し、ザイリンクスの最新ハードウェア上でテストおよび展開できます。

クラウド上におけるアプリケーションの高速化については、http://www.nimbix.net/xilinx をご覧ください。

Nimbix クラウドでザイリンクス アプリケーションを高速化 

カテゴリ 機能/説明 性能
入門 Hello 「hello world」の例は、FPGA アクセラレーション ボードの正常なインストールをテストするためのシンプルなデザインです。この例では、カーネル コード内で printf 関数の呼び出しを使用して、ホストからカーネルへ提供された値を報告します。  
Host_global_bandwidth ホストからグローバル メモリの帯域幅テスト  
Kernel_global_bandwidth グローバルからローカル メモリの帯域幅テスト  
Sum_scan Parallel Prefix Sum の例  
Vadd ベクトルの加算のシンプルな例  
Vdotprod ベクトルの内積のシンプルな例  
Vmul_vadd この例では、グローバル メモリに格納されているデータが、異なるバイナリ コンテナのカーネル間でどのように共有されるかを示しています。  
アクセラレーション bfgminer SDAccel プラットフォームに実装されたビットコイン採掘アプリケーション

80 Megahashes / second

nearest_neighbor_linear_search Nearest Neighbor Linear Search アルゴリズムの最適化された実装

256 Measurements/ Cycle  

37.5 Gigameasurements/sec

smithwaterman Smithwaterman アルゴリズムの最適化された実装。このアプリケーションの主なアルゴリズムの特長は、1.MaxScore の計算 2. シストリック アレイの実装  
セキュリティ aes_decrypt ソフトウェアにおける AES-128 ECB 暗号アルゴリズムのインプリメンテーション、復号化 (OpenCL)、そして SDAccel 対応の FPGA アクセラレーション カードでの実行をターゲットとしています。  
rsa RSA Decryption アルゴリズムの実装

暗号文の長さ: 1,024 ビット

272,340 bytes/sec

sha1 SDAccel での実行をターゲットとする SHA1 セキュア ハッシュ アルゴリズムの最適化された実装  
tiny_encryption ブロック暗号 Tiny Encryption Algorithm (TEA) の実装例  
ビジョン Affine アフィン変換は、点、直線、および平面を保持する線形マッピング手法です。

21.5fps

Convolve この convolve の例は、畳み込み画像フィルター機能を示した高性能デザインです。一度に 8 ピクセルずつ画像を処理します。

1,000fps

Edge_detection エッジ検出用 Sobel Filter の実装  
Histogram_codec SDAccel 対応の FPGA アクセラレーションカードでの実行をターゲットとする 12 ビット ヒストグラム イコライザの最適化された実装です。

333fps

Huffman_codec SDAccel 対応の FPGA アクセラレーション カードでの実行をターゲットとするハフマン符号化アルゴリズムの実装です。  
Median_filer 画像ノイズの除去に使用されるメディアン フィルタの最適化された実装です。

22,222fps

Watermarking 画像内に電子透かしを追加するための Watermarking アプリケーションの最適化された実装です。

6,134fps

その他の例 ArrayFire – Fast Corner ArrayFire 社が開発した FAST Feature Detection のデモ  
Polito – K-Nearest Neighbor Rodinia Benchmark Suite から派生した k 近傍法アルゴリズム。SDAccel を使用して、ザイリンクス FPGA に k 近傍法アルゴリズムを実装することを目的としています。

リアルタイム スループット: 1.23ms

Polito – Black Sholes Monte Carlo ヨーロピアン オプションとアジアン オプションの両方のオプションを使用した場合での、ブラック ショールズ金融モデルのモンテカルロ シミュレーションを実装します。SDAccel を使用して FPGA へマッピングされる OpenCL C++ カーネルを含みます。GPU 実装と比べて、同等の性能でありながら、優れたエネルギー効率を提供します。

.315ns

7.69 sims/joule

推奨される SDAccel 対応のオンプレミス プラットフォーム

ボード名と説明 サポートするデバイス ソフトウェア開発ツールとランタイム ベンダー
VCU1525 アクセラレーション開発キット 
Virtex® UltraScale+™ FPGA の高度な機能を活用するデータセンター アプリケーション開発者に理想的なキットです。このキットは、フレームワーク、ライブラリ、ドライバー、開発ツールを含むザイリンクスの SDAccel™開発環境を利用することで、OpenCL™、C、C ++、および RTL を使用する簡単なアプリケーション プログラミングが可能になります。
Virtex UltraScale+ SDAccel および DSA 5.1 ザイリンクス
KCU1500 アクセラレーション開発キット 
ハイパースケール アプリケーション開発者に最適です。このキットは、SDAccel 環境を利用できるため、OpenCL、C、C ++、および RTL を使用する簡単なアプリケーション プログラミングをサポートしています。
Kintex UltraScale SDAceel および DSA 5.0 ザイリンクス

主な資料

SDAccel に関する QuickTake ビデオ チュートリアル

ビデオを視聴 アプリケーション ホストの基本的概念
ヘテロジニアス コンピューティング向けの OpenCL 規格は、ホスト プロセッサとアクセラレータ デバイス間のデータ通信用プログラミング モデルです。このビデオでは、FPGA などのデバイスに構築するアクセラレータのデータ転送や制御に必要な最小限の OpenCL API について説明しています。
ビデオを視聴 N 次元のカーネル レンジ
OpenCL の主なコンセプトの一つに、多次元空間へのワークグループの分割があります。「N 次元のカーネル レンジ」といわれるワークグループの各ブロックが、デバイス内のすべてのアクセラレータで同じ計算を平行して実行します。このビデオでは、「N 次元のカーネル レンジ」というコンセプトについて説明し、並列計算システムでの計算問題の解決にこのコンセプトを適用することについて説明しています。
ビデオを視聴 OpenCL のアプリケーション構造
ヘテロジニアス コンピューティング向けの OpenCL は、OpenCL 規格を用いたすべての計算デバイス用の基本となるプログラミング モデルです。このビデオでは、OpenCL アプリケーションのホスト コードとカーネル エレメントについて説明しています。FPGA アクセラレータ コプロセッサ カードを含むシステムへのこれらのエレメントのマッピングについて説明しています。
ビデオを視聴 OpenCL メモリ アーキテクチャ
OpenCL は、この規格を用いたすべての計算デバイスに共通するメモリ構造やアブストラクション モデルを定義します。つまり、プログラマーは 1 つのメモリ モデルのみ習得すればよいため、アプリケーション コーディングが簡単です。このビデオでは、OpenCL のメモリ モデルについて概要を説明し、FPGA アクセラレーション デバイスにどのようにインプリメントされるかを示しています。

デザイン サービス

デザイン サービス アライアンス メンバー マーケット
Cluster Technology 社
Cluster Technology 社は、高度なコンピューティング テクノロジー ソリューションを提供する企業です。高性能コンピューティング、クラウド、ビジネス インテリジェンス、ファイナンシャル エンジニアリングなどの分野の効率化をサポートしています。
高性能コンピューティング、クラウド、ビジネス インテリジェンス、ファイナンシャル エンジニアリング
Irish Centre for High-End Computing (ICHEC)
ICHEC は、高性能で低消費電力のザイリンクス FPGA を使用して OpenCL ベースのソフトウェア ソリューションを実現、最適化、およびデプロイするサポート サービスを提供しています。特定の分野、システム、およびソフトウェアの専門知識を備えた力強いエンジニア チームを持つ ICHEC は、金融、エネルギー、生命科学、および分析におけるデザイン サービスを提供しています。
ファイナンス、エネルギー、生命科学、分析
Instigate Design 社
Instigate Design 社は、電子機器システム、EDA のソフトウェア デザイン、およびパラレル プログラミングにおけるシステム レベルの設計をサポートする企業です。デザイン サービスは、ソフトウェアの設計/品質保証から包括的なアプリケーション エンジニアリングに至るまでさまざまで、特にオーディオ/ビデオ コーディングおよび通信に重点を置いています。
高性能コンピューティング
Array Fire 社
ArrayFire 社は、高性能コンピューティング ソフトウェア開発およびコーディング サービスを提供する業界大手の企業です。
防衛/航空宇宙、民生、産業/科学/医療
このページをブックマークに追加