UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

Vivado Design Suite のパーシャル リコンフィギュレーション

パーシャル リコンフィギュレーションは、パーシャル ビット ファイルをダウンロードしてロジック ブロックを動的に修正する機能で、そのほかロジックは中断せずにそのまま保持できます。ザイリンクスのパーシャル リコンフィギュレーション テクノロジでは、動作中に機能を変更でき、リンク全体のリコンフィギュレーションと再確立が不要なため、FPGA が持つ柔軟性が劇的に高まります。パーシャル リコンフィギュレーションを使用することで、デバイス数を少なくしたり、小規模デバイスへ移行することができ、電力の削減とシステム強化が可能になります。必要なときにいつでも必要な機能をロードできるため、シリコンをより効果的に使用できます。

パーシャル リコンフィギュレーション ソフトウェア

Vivado® Design Suite 2013.3 から製品化されているこのソフトウェア アプローチは、2010 年に ISE® Design Suite でリリースされた最強ソリューションをベースに構築されています。FPGA 全体の動作を継続したまま、一部分をリコンフィギュレーションするために、ソフトウェア ツールが機能のロックを解除します。この最新ソリューションは、Tcl を使ってプロジェクトの外で作業をするフローを使用して、Vivado Design Suite の優れたインプリメンテーション機能を利用します。RTL ベース デザインは、Vivado IDE 環境のプロジェクト モードでサポートされ、基本フローの詳細は自動的に管理されます。

Vivado Design Suite のパーシャル リコンフィギュレーションには次のような特徴があります。

  • 優れた作業環境
    • HDL からビットストリームまで Tcl ベースのノンプロジェクト フローVivado IDE の RTL プロジェクト モード サポート
    • スタティック/リコンフィギャブル モジュールのデータベースを効率的に管理
    • 不完全なモジュールを削除できるブラックボックス ビットストリームをサポート
  • ユーザー制御
    • ユーザーがリコンフィギャブル モジュールの変形を管理する方法を判断
    • モジュールが追加/削除される間、メモリ内でスタティック デザインをオープンにする
    • フロアプラン機能で、再コンフィギュレーションされるリソースを判断
  • 下位レベルの詳細はソフトウェアで判断
    • ツールがパーティション インターフェイスを自動管理 (オーバーヘッドが不要)
    • デザイン ルール チェック (DRC) がデザイン構造やコンフィギュレーションを検証
    • 標準のタイミング クロージャー技術が適用される

すべての 7 シリーズ、Zynq、UltraScale デバイスはパーシャル リコンフィギュレーションをサポートしています。Vivado Design Suite は UltraScale を完全にサポートし、すべてのデバイスでビットストリーム生成まで可能です。VU440 の使用についてはザイリンクス販売代理店にお問い合わせください。UltraScale+ デバイスは、Vivado Design Suite バージョン2016.3 からサポートが開始され、7 つのデバイスをご利用いただけるようになりました。

UltraScale は、パーシャル リコンフィギュレーション技術に新たな進化をもたらし、ほとんどすべての FPGA リソース タイプ (I/O、ギガビット トランシーバー、クロッキング ネットワークなど) のリコンフィギュレーションを可能にします。

パーシャル リコンフィギュレーションは、Vivado Design Suite で使用できる機能の一部です。価格および注文の詳細は、販売代理店にお問い合わせください。

大学関連の教授および研究員の方は、ザイリンクス ユニバーシティ プログラム (XUP) からライセンスを取得できます。  ライセンス取得に必要な要件および手続きの詳細は、こちらをご覧ください。

テクノロジの主な利点

  • デザイン機能の時分割多重化により、ソリューションの柔軟性が向上
  • 時分割機能により、FPGA のサイズと個数 (つまりコスト) が低減
  • オンデマンド方式でファンクションをロードすることにより、ダイナミック消費電力が削減

ソフトウェアの主な特長

  • 優れたパーティション テクノロジによりデザイン全体のインプリメンテーションをサポート
  • デザイン全体の制約入力、タイミング解析と検証を支援
  • Virtex-7、Kintex-7、Artix-7、Virtex UltraScale、Kintex UltraScale、Virtex UltraScale+、Kintex UltraScale+ FPGA をサポート
  • Zynq®-7000 All Programmable SoC、Zynq UltraScale+ MPSoC デバイスをサポート
Partial Reconfiguration Survey

アンケートにご協力ください

ザイリンクスのパーシャル リコンフィギュレーション機能をご利用になりましたか?  「ザイリンクス パーシャル リコンフィギュレーションのアンケート」にご協力いただき、皆様からのフィードバックや機能リクエストなどのご意見をお聞かせください。