UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

ザイリンクスの Verification IP (VIP) ポートフォリオは、シミュレーション環境でのデザインの検証とデバッグを容易に、迅速に、より効果的に実行できます。Verification IP コアは、適切な相互運用性とシステム動作を保証することを目的とした、検証モデルです。EDA 業界の企業は、規格ベース インターフェイス (AXI、PCIe、SAS、SATA、USB、HDMI、ENET など) に対応する VIP を開発しています。VIP を使用するメリットには、デザインの品質向上、再利用によるスケジュールの短縮などがあります。

ザイリンクスの VIP コアは、ARM ライセンスのアサーションを使用する完全 AXI プロトコル チェック機能を提供する SystemVerilog ベースのシミュレーション モデルで、主要シミュレータをすべてサポートし、Vivado に含まれる無償のコアです。ザイリンクスは、AXI コンポーネント レベル (AXI-MM、AXI_Stream) を使用するデザインやプロセッシング システム (Zynq®-7000) デザインで使用するための VIP を提供しています。

AXI Verification IP

  • AXI3、AXI4、および AXI-Lite プロトコルをサポート
  • すべてのプロトコル データ幅、アドレス幅、転送タイプ、応答をサポート
  • AXI プロトコル チェッカーを完全サポート
  • 統合 ARM ライセンスのプロトコル アサーション
  • トランザクション レベルのプロトコル チェック (バーストの種類、長さ、ロックの種類、キャッシュの種類) を実行
  • 動作モード (Master、Slave、Passthrough) を設定可能

AXI Stream Verification IP

  • AXI4-Stream プロトコルをサポート
  • すべてのプロトコル データ幅、アドレス幅、転送タイプ、応答をサポート
  • AXI プロトコル チェッカーを完全サポート
  • 統合 ARM ライセンスのプロトコル アサーション
  • トランザクション レベルのプロトコル チェック (バーストの種類、長さ、ロックの種類、キャッシュの種類) を実行
  • 動作モード (Master、Slave、Passthrough) を設定可能

Zynq-7000 Verification IP

  • プログラマブル ロジックとプロセッサ システム インターフェイスの AXI トランザクションの検証が可能
  • Zynq-7000 BFM のドロップイン置き換え機能
  • 完全 AXI プロトコル チェック機能
  • AXI3 プロトコルをサポート
  • 統合 ARM ライセンスのプロトコル アサーション
  • Zynq-7000 AXI インターフェイスを 9 つすべてサポート
  • トランザクション プログラミング用のタスク ベース API
  • AXI_HP に 32/64 ビットのデータ幅、AXI_GP に 32 ビット、AXI_ACP (Accelerator Cache Coherence Port) に 64 ビット

Vivado 2017.2 の新機能 (日本語吹替)

AXI Stream Verification IP – ARM ライセンスのアサーションを使用する完全 AXI Stream チェック機能を提供

  • 動作モード: AXI4 Master、Slave、または Passthrough/Monitor
  • マスター、スレーブ、スレーブ メモリ モデルなどのランタイム動作モードをサポート
  • 暗号化されていない SystemVerilog
  • ワイヤーへの合成

Vivado 2017.1 の新機能

AXI Verification IP – ARM ライセンスのアサーションを使用する完全 AXI チェック機能を提供

  • 動作モード: AXI4 Master、Slave、または Passthrough/Monitor
  • マスター、スレーブ、スレーブ メモリ モデルなどのランタイム動作モードをサポート
  • 暗号化されていない SystemVerilog
  • ワイヤーへの合成

Zynq-7000 Verification IP - Zynq-7000 プロセッシング システムのシミュレーション モデルを提供

  • API ベースのプログラミングによって使用が容易である
  • AXI Master および AXI Slave ポートでトランザクションを実行可能
  • Zynq-7000 BFM の置き換え機能
  • ユーザー向けサンプル シミュレーション テストベンチ
このページをブックマークに追加