Fmax 目標達成
IP インテグレーター、DFX、デバッグ、およびシミュレーションにおける使いやすさ向上
次の各セクションを展開して Vivado™ ML 2023.2 の新機能と拡張機能の詳細を確認してください。
量産対応デバイス:
次の各セクションを展開して Vivado™ ML 2023.1 の新機能と拡張機能の詳細を確認してください。
PCIe サブシステム
有線
無線
メモリ
インフラストラクチャ、エンベデッド、GT ウィザード
マルチメディア
脚注:
* これは Vivado エンジニアリング チームが 2023 年 3 月 26 日に実施したテストに基づいており、Versal ベースの 45 の顧客デザインを対象に Vivado ML 2023.1 で IDR モードを使用した場合と使用しない場合 (デフォルト) を比較した結果です。結果は、すべてのデザインに対して 1 回実行し、差を計算して平均化したものです。実際の結果は、各デザイン、システム構成、ソフトウェア バージョンなどによって異なる場合があります。VIV-003
* これは Vivado エンジニアリング チームが 2023 年 4 月 14 日に実施したテストに基づいており、UltraScale+ ベースの 50 の顧客デザインを対象に Vivado ML 2023.1 で IDR モードを使用した場合と使用しない場合 (デフォルト) を比較した結果です。結果は、すべてのデザインに対して 1 回実行し、差を計算して平均化したものです。実際の結果は、各デザイン、システム構成、ソフトウェア バージョンなどによって異なる場合があります。VIV-004
次の各セクションを展開して Vivado™ ML 2022.2 の新機能と拡張機能の詳細を確認してください。
インフラおよびエンベデッド
ストレージ
ギガビット トランシーバー (GT) ウィザード
有線
無線
PCIe® サブシステム
マルチメディア
脚注:
* 2022 年 10 月 1 日現在、Vivado エンジニアリング チームが 48 個の Versal 顧客デザインを対象に実施した結果に基づいています。2022.2 Vivado ML ソフトウェア ツールで Explore Strategy と Intelligent Design を使用した場合での WNS (Worst Negative Slack) を比較したものです。実際の商用システムで得られる効果は、システムのハードウェア、ソフトウェア、ドライバー バージョン、BIOS 設定などさまざまな要因によって異なる可能性があります。
** 2022 年 10 月 1 日現在、Vivado エンジニアリング チームが Vivado ML ソフトウェア ツール 2022.2 を使用して 68 個のデザインに対してデフォルトとインクリメンタル コンパイルを実行して比較した結果です。ほかのデータの 6 倍を超える 6 つの外れ値は、平均性能の算出に影響するため排除しています。比較用としてデザインの 5% をインクリメンタルにコンパイルしました。実際の商用システムで得られる効果は、システムのハードウェア、ソフトウェア、ドライバー バージョン、BIOS 設定などさまざまな要因によって異なる可能性があります。
次の各セクションを展開して Vivado™ ML 2022.1 の新機能と拡張機能の詳細を確認してください。
次のデバイスは、Vivado ML エンタープライス エディションでご利用いただけます。
次のデバイスは、スタンダート エディションおよびエンタープライス エディションでご利用いただけます。
無線
次の各セクションを展開して Vivado™ ML 2021.2 の新機能と拡張機能の詳細を確認してください。
次のデバイスは、Vivado ML エンタープライス エディションおよびスタンダード エディションでご利用いただけます。
タイミングおよび QoR の機能強化:
使いやすさが向上
C 合成レポートにインターフェイス アダプター レポートを追加:
解析およびレポート
関数呼び出しグラフ ビューアーの新機能:
シミュレーション後に Timeline Trace ビューアーが利用可能になりました。このビューアーでデザインのランタイム プロファイルを表示できます。ユーザーは Vitis HLS GUI からそのままアクセス可能です。
インテリジェント デザイン ラン (IDR)
ML で -directive オプションの指示子が予測される
次の各セクションを展開して Vivado™ ML 2021.1 の新機能と拡張機能の詳細を確認してください。
ML モデルの統合
新しい合成機能
インプリメンテーションにおける機械学習モデル
opt_design -resynth_remap
XDC プロパティを使用して、配置プロセス中に LUT とレジスタを手動でリタイミング
Versal デバイスの新機能
IDR (インテリジェント デザイン ラン):
RQS (QoR 推奨項目レポート) の改善点
タイミング レポートの設計手法違反
新しい制約レポート機能
Versal DFX
DFX の BDC
DFX を使用する従来の SoC ブート フロー
CPM4 の Versal tandem コンフィギュレーション
UltraScale+ でネストされた DFX デザイン用の抽象化シェルをサポート
SmartLynq+ モジュール
ChipScopy
| 一般 | インテグレーション | インプリメンテーション | 検証 |
|---|---|---|---|
| デバイス サポート | Matlab & Simulink アドオン | 合成 | シミュレーション |
| インストールおよびライセンス取得 | IP インテグレーター | インプリメンテーション | デバッグ |
| IP の機能強化 | Dynamic Function eXchange |
データセンター
ビデオおよび画像処理
ワイヤード/ワイヤレス
ストレージ
一般
ウィザードの種類:
| 一般 | インテグレーション | インプリメンテーション |
|---|---|---|
| インストールおよびライセンス取得 | IP インテグレーター | 合成、インプリメンテーション、消費電力 |
| IDE の機能強化 | IP の機能強化 | Dynamic Function eXchange |
データセンター
ワイヤード/ワイヤレス
一般
ビデオ処理/画像処理 IP
Dynamic Function eXchange (DFX)
インプリメンテーション デザイン フロー
デザイン解析およびタイミング クロージャ
電力解析