UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

XPS (Xilinx Platform Studio) は、ISE Embedded Edition Design Suite の主要コンポーネントであり、シンプルなステートマシンから複雑な 32 ビット RISC マイクロプロセッサ システムに至る、エンベデッド プロセッサ ベースのシステムを簡単に構築、接続、およびコンフィギュレートできるようサポートします。

XPS のグラフィカル デザイン ビューと最新の Correct-by-Design (構築しながら修正する) ウィザードがカスタム プロセッサ システムの構築に必要な手順をガイドしてくれるため、迅速に作業を進めることができます。

新たに加わった XPS の真のメリットは、ザイリンクス エンベデッド IP カタログにあるプラグアンドプレイ IP コアをコンフィギュレートして、カスタム デザインやサードパーティの Verilog および VHDL デザインに統合できるということです。

xps_graphic

XPS とザイリンクス SDK の統合により、ファームウェア開発者およびソフトウェア開発者には、ブート ローダー、ベアメタル BSP、Linux BSP などのクリティカルなシステム ソフトウェアを自動生成できるという利点があります。このため、ファームウェア開発による遅延が生じることなく、OS ポーティングやアプリケーション開発を進めることができます。

Zynq®-7000 AP SoC は、ARM Cortex A9 デュアル マイクロプロセッサを集積した最新のプログラマブル SoC を提供し、さらにイーサネット、I2C、SDIO, USB、CAN などのハード ペリフェラル セットもあります。また、カスタマイズしたソフト ペリフェラル、デバイス、およびアクセラレーターをインスタンシエートできるザイリンクス プログラマブル ロジックも含まれます。XPS は、使用が簡単なグラフィカル ウィザード を使用して、クロック ドメインの設定、割り込み、DMA、ハード ペリフェラル用の外部接続、およびプログラマブル ロジックのソフト ペリフェラル用の内部接続など、Zynq デバイスのデザイン構築におけるすべての手順をスムーズに行えるようサポートします。つまり、設計者はインターフェイスや接続の不適合を心配することなく、すぐにカスタム デザインを開始できます。

  • AXI インターフェイス
    • 汎用 32 ビット AXI マスター/スレーブ ポート
    • 高速 32/64 ビット AXI スレーブ ポート
    • 64 ビット AXI アクセラレーター コヒーレンシ ポート
    • 汎用 DMA コントローラー
  • システム、ペリフェラル、トレース、およびデバッグのクロック
  • ハードの Zynq-EPP ペリフェラル インターフェイス
    • クワッド SPI/SRAM/NOR/NAND フラッシュ
    • ギガビット イーサネット
    • USB2.0
    • セキュア デジタル
    • UART
    • I2C
    • SPI
    • CAN
    • GPIO
  • 割り込み
  • 多重化 I/O へのペリフェラル接続

シンプルな 8 ビットのステート マシンから SoC のような複雑な 32 ビット RISC デザインまで、幅広いカスタマイゼーションに対応できるため、プロジェクト特有のさまざまな要件を満たす ザイリンクス Microblaze™ を構築できます。XPS を利用して、/ザイリンクス エンベデッド IP カタログから検証済みのプロセッサ内部 IP (パイプライン、クロック、タイマーなど)、およびプロセッサ ペリフェラル IP (メモリ コントローラー、USB、CAN バス、I2C、イーサネット FPU など)、その他にも多くの IP をデザインに統合することで、何百種類もの Microblaze デザインを構築できます。この簡単に使えるプロセッサ コンフィギュレーション ツールは、サードパーティ RTL やカスタム IP ブロックを統合する機能も備えているため、細かい要件に対応する完全カスタム デザインを構築できます。

XPS は、ザイリンクス エンベデッド IP カタログにある IP コアをカスタム プロセッサ デザイン内でドラッグ&ドロップして追加できます。これらの IP コアの例には、ペリフェラル、デバイス、アクセラレーター (AXI ブリッジ、GPIO、PLBV4.6 ブリッジなど)、BRAM/外付けのメモリ コントローラー、シリアル ペリフェラル/クワッド SPI インターフェイス、ADC、グラフィックス、クロック/タイマー、UART、I2C、割り込みコントローラーなどがあります。

ザイリンクス カタログ内の IP を使用してさまざまなシステム構築が可能ですが、デザインによっては新規機能を実現するためにカスタム ペリフェラルを構築してインポートする必要があります。ハードウェア設計者は、ザイリンクスの [Create and Import Peripheral] ウィザードを使用して、Verilog または VHDL のいずれか、または両方 (混合言語デザイン用) の形式で AXI (バージョン 4) ペリフェラルを構築し、その後 XPS プロジェクトへインポートして、AXI4-Lite、AXI4 (バースト有効)、または AXI4-Stream インターフェイスのいずれかへ接続できます。このウィザードでは、PLB (バージョン 4.6) または FSL ペリフェラルの PLB ベース デザインを統合することもできます。XPS へのインポートは、ザイリンクス エンベデッド IP カタログの既製モジュールをインポートする場合と同じ手順です。

XPS では、簡単に各 IO ピンを接続、または内部プログラマブル ロジックのエンドポイントを任意のエンドポイントへ接続することができます。物理的なピンを介してオフチップから PC ボードへのリンク、あるいはオフチップからプログラマブル ロジック内の別のデバイスへのリンク接続を簡単に確立でき、その上、確実な配線、信号、および電圧レールが保証されています。また、Zynq-7000 AP SoC デバイス ファミリの場合、XPS はプロセッシング システム デバイスを適切な出力ピンへ配線するビルトインの IO マルチプレクサのコンフィギュレーションも管理します。

ザイリンクス FPGA や Zynq-7000 AP SoC などのプログラマブル ロジックの周囲に構築されたカスタム デザインには、第 1 段階ブートからデバイス インスタンシエーション (ビットストリーム) や初期化、そして最終的にデバイス特定のインターフェイス (ソフトウェア スタックによる) に至るまでをすべて管理するカスタム ファームウェアが必要です。ファームウェア開発とカスタム ハードウェア デザインの間には厳しい依存関係が生じるため、このようなファームウェアを構築することは非常に困難です。XPS では、ハードウェア、プロジェクト、およびデザイン固有の情報をザイリンクス SDK と共有することでこの問題を解消し、次に示すデザイン固有のクリティカルなファームウェアを自動でコンフィギュレート、構築、デプロイできます。

  • 第 1 段階ブートローダー
  • セキュリティ ソフトウェア (ブートローダー、ファームウェア)
  • ビットストリーム管理

ザイリンクス エンベデッド IP カタログから採用されたデバイスに対しては、SDK が BareMetal 形式のデバイス ドライバと BSP を作成します。ドライバは、Linux, RTOS の他に OS なしの環境に対応します。このようにして、XPS を利用することによって、ブート、OS、およびアプリケーション開発を進める前に必要となるファームウェア開発やローレベルの BSP 開発における大部分の手間を省くことができます。

XPS の利点

ザイリンクスのハードウェアを意識
  • XPS は、ザイリンクスが提供するハードウェア コンフィギュレーション ファイルをインポートすることによって、各ザイリンクス デバイスの電気的特性、ペリフェラル、およびプログラム可能なパラメーターを認識します。
  • このハードウェア情報は、XPS の Base System Builder および Processor Wizard ツールと共有されているため、速やかにプロジェクトを開始して、初期段階から正しい設定を行うことができます。
  • XPS を使用することで、出力ピンの信号、I/O 電圧設定、プログラム可能なファブリック サイズの要件など、デザインの正当性が確実に保証されます。
  • ハードウェア情報を認識していることによって、XPS (SDK を併用) は第 1 段階ブートローダー、ビットストリーム、ベアメタル、および Linux BSP などの主なシステム ハードウェアを自動生成できます。
ザイリンクス エンベデッド IP カタログを統合
  • ザイリンクス エンベデッド IP カタログには、検証済みのプラグアンドプレイ IP コアが豊富にあります。
  • 設計者は、新しい機能 (ディスク ドライブ コントローラー、イーサネット、USB、CAN バス、クロック ジェネレーター、 SD/SDIO/MMC、UART、GPIO、メモリ コントローラー、FIFO、メールボックス、PLL、DSP、ブロック RAM、SPI、ビデオ コントローラー、割り込みコントローラー、PCIe など) を簡単に統合できます。
グラフィカルなコンフィギュレーション ウィザード
  • XPS には、特定のデバイスやボード (ターゲット リファレンス デザイン) 向けの XPS 環境を簡単かつ迅速に設定するための Platform Configuration Wizard と Base System Builder があります。
保証された確実なコネクティビティ
  • XPS は、ハードウェア固有のパラメーター情報を認識しているため、コネクティビティの確実性と機能性が保証されます。
  • 不適合な I/O 電圧やクロックを心配する必要がありません。
ザイリンクスのツール フローと統合/関連
  • XPS は、そのほかのザイリンクス ツールと併用できるため、PlanAhead を利用した共同プロジェクト計画、/SDK を利用した自動ソフトウェア生成、/iSim を利用したシミュレーション、/ChipScope Pro を利用したハードウェア/ソフトウェアのクロス トリガー デバッグ、および /ISE を利用したデザイン生成が可能です。
このページをブックマークに追加