Virtex-4 FPGA のコンフィギュレーションVirtex-4 用コンフィギュレーションのソリューションおよびリソースVirtex™-4 FPGA の使用する CMOS コンフィギュレーション ラッチ (CCL) により、配線ラインとロジック セルを接続できます。Virtex-4 FPGA 揮発性のデバイスのため、電力供給がない場合にはコンフィギュレーションを維持できません。Virtex-4 FPGA 用コンフィギュレーションには、電力サイクル毎にデバイス内において CCL の再初期化が必要です。アプリケーションに応じて Virtex-4 FPGA 用コンフィギュレーションの電力投入は変更されます。 プロトタイプ作成またはデバッグVirtex-4 FPGA 用コンフィギュレーションには、プロトタイプ作成の際に以下のオプションが提供されています。
フィールド アップデートフィールドでは、 Virtex-4 FPGA のコンフィギュレーション用に不揮発性のメモリ ソリューションをインプリメントする必要があります。ザイリンクスは、以下のオプションを提供します。
その他のソリューション
コンフィギュレーション スキームザイリンクス Virtex-4 FPGA は、柔軟なコンフィギュレーションを実現します。Virtex-4 FPGA は、以下のスキームをサポートしています。シリアル簡単なコンフィギュレーション コンフィギュレーション スキーム、シリアル スループット マスタ シリアルザイリンクス PROM がシリアル (x1) コンフィギュレーション データをザイリンクス FPGA に供給する際、ザイリンクス FPGA はザイリンクス PROM CLK ピンを駆動します。  スレーブ シリアルザイリンクス PROM がシリアル (x1) コンフィギュレーション データをザイリンクス FPGA に供給する際、ザイリンクス PROM 内部オシレータはザイリンクス FPGA CCLK ピンを駆動します。  スレーブ シリアルザイリンクス PROM がシリアル (x1) コンフィギュレーション データをザイリンクス FPGA に供給する際、外部クロック ドライブはザイリンクス PROM CLK ピンを、またザイリンクス PROM はザイリンクス FPGA CCLK ピンを駆動します。  スレーブ シリアルザイリンクス PROM がシリアル (x1) コンフィギュレーション データをザイリンクス FPGA に供給する際、外部クロック ドライブはザイリンクス FPGA CLK ピンおよびザイリンクス PROM CLK ピンを駆動します。 パラレル最速のスループットを実現するパラレル コンフィギュレーション マスタ SelectMapザイリンクス PROM がバイト幅の (x8) コンフィギュレーション データをザイリンクス FPGA に供給する際、ザイリンクス FPGA はザイリンクス PROM CLK ピンを駆動します。  スレーブ SelectMAPザイリンクス PROM がバイト幅の (x8) コンフィギュレーション データをザイリンクス FPGA に供給する際、ザイリンクス PROM 内部オシレータはザイリンクス FPGA CCLK ピンを駆動します。  スレーブ SelectMAPザイリンクス PROM がバイト幅の (x8) コンフィギュレーション データをザイリンクス FPGA に供給する際、外部クロックはザイリンクス PROM CLK ピンを、またザイリンクス PROM はザイリンクス FPGA CCLK ピンを駆動します。  スレーブ SelectMAPザイリンクス PROM がバイト幅の (x8) コンフィギュレーション データをザイリンクス FPGA に供給する際、外部クロックはザイリンクス FPGA CCLK ピンおよびザイリンクス PROM CLK ピンを駆動します。  |
