Virtex-5 FPGA のコンフィギュレーション

Virtex-5 FPGA 用コンフィギュレーションのソリューションおよびリソース

Virtex®-5 FPGA の使用する CMOS コンフィギュレーション ラッチ (CCL) により、配線ラインとロジック セルを接続できます。 FPGA 揮発性のデバイスのため、電力供給がない場合にはコンフィギュレーションを維持できません。 Virtex-5 FPGA 用コンフィギュレーションには、電力サイクル毎にデバイス内において CCL の再初期化が必要です。アプリケーションに応じて Virtex-5 FPGA 用コンフィギュレーションの電力投入は変更されます。

• プロトタイプ作成またはデバッグ
• フィールド アップデート
• その他のソリューション
• コンフィギュレーション手法

プロトタイプ作成またはデバッグ

Virtex-5 FPGA 用コンフィギュレーションには、プロトタイプ作成の際に以下のオプションが提供されています。

• ザイリンクス JTAG プログラミング ケーブル
  ザイリンクスが提供する低コストの JTAG ケーブルにより、プロトタイプ環境に組み込まれている Virtex-5 FPGA を不揮発性のメモリなしで直接コンフィギュレーションできます。iMPACT ソフトウェアにより完全にサポートされるザイリンクス JTAG ケーブルは、ISE® ソフトウェアの一部として提供されています。
  
  
• サード パーティのケーブル/ソリューション
  ザイリンクスがサード パーティ ベンダと共同で提供するバウンダリ スキャン (JTAG) ツールは、プロトタイプ環境において不揮発性のメモリなしで使用できます。

フィールド アップデート

フィールドでは、Virtex-5 FPGA のコンフィギュレーション用に不揮発性のメモリ ソリューションを使用する必要があります。ザイリンクスは、以下のオプションを提供します。

• Platform Flash XL
  

  業界最速の 128Mb のコンフィギュレーションおよびストレージ デバイスであり、特に高性能な Virtex-5 FPGA コンフィギュレーションに最適化され、使いやすく、柔軟性に富んでいます。このデバイスは、ザイリンクス コンフィギュレーション ポートフォリオを 128Mb に拡張し、ザイリンクス Virtex-5 ファミリ デバイスに対し、シングル チップ コンフィギュレーション ソリューションを実現します。

• Platform Flash
  Platform Flash は、最もシンプルかつ費用対効果の高い Virtex-5 FPGA 用コンフィギュレーション メモリ ソリューションです。Platform Flash は、1Mb ～ 32Mb までの集積度を提供するザイリンクス独自のシングル チップ ドロップイン ソリューションです。
  
  
• プロセッサ管理
  オンボード プロセッサをご使用の際には、Virtex-5 FPGA のコンフィギュレーションをご利用いただけます。不揮発性のメモリ ソリューションは必要です。下記のアプリケーション ノートで、プロセッサ管理コンフィギュレーション ソリューションの方法の詳細についてご覧ください。
  • XAPP058 : 『組み込み型マイクロコントローラを使用する XC9500 インシステム プログラミング機能』 (日本語版)
  • XAPP500 - 『J Drive: IEEE 規格 1532 デバイスのインシステム プログラミング』 (英語版)
    
  • XAPP502 - 『マイクロプロセッサを使用するスレーブ シリアル/SelectMAP モードによるザイリンクス FPGA のコンフィギュレーション』 (日本語版)
    
  • XAPP441 - 『MicroBlaze™ または PowerPC™ を使用したリモート FPGA リコンフィギュレーション』 (英語版)
    
    
• 汎用 Flash Memory
  業界をリードするザイリンクス FPGA は、メモリ インターフェイスで直接コンフィギュレーションが可能な唯一のデバイスです。 Virtex-5 FPGA は、流通しているほとんどのフラッシュ メモリをサポートしています。ザイリンクスは、iMPACT 8.2i のリリース以来、プログラムの鍵となる SPI PROM を提供してきました。
  

その他のソリューション

• UG191 - 『Virtex-5 FPGA ファミリ コンフィギュレーション ユーザー ガイド』 (日本語版)
• XAPP693 - 『ザイリンクス Platform Flash PROM と FPGA 用の CPLD ベースのコンフィギュレーションおよび Revision Manager』 (英語版)
  
• System ACE CF
• パーシャル リコンフィギュレーション アプリケーション ノート
  • XAPP662 - 『RocketIO™ 属性のインサーキット パーシャル リコンフィギュレーション』 (日本語版)
  • XAPP290 - 『部分的リコンフィギュレーションの 2 つの方法 : モジュール ベースまたはビット単位の操作』 (英語版)
  • XAPP660 - 『RocketIO プリエンファシスおよび差動スウィング制御属性のパーシャル リコンフィギュレーション』 (日本語版)
• 『Virtex-5 FPGA データシート』
• Virtex-5 FPGA
• Platform Flash XL
• Platform Flash

コンフィギュレーション スキーム

ザイリンクス Virtex-5 FPGA は柔軟なコンフィギュレーションを実現し、以下のコンフィギュレーション方法をサポートしています。

シリアル

簡単なコンフィギュレーション コンフィギュレーション スキーム、シリアル スループット

マスタ シリアル

ザイリンクス PROM がシリアル (x1) コンフィギュレーション データをザイリンクス FPGA に供給する際、ザイリンクス FPGA はザイリンクス PROM CLK ピンを駆動します。

スレーブ シリアル

ザイリンクス PROM がシリアル (x1) コンフィギュレーション データをザイリンクス FPGA に供給する際、ザイリンクス PROM 内部オシレータはザイリンクス FPGA CCLK ピンを駆動します。

スレーブ シリアル

ザイリンクス PROM がシリアル (x1) コンフィギュレーション データをザイリンクス FPGA に供給する際、外部クロック ドライブはザイリンクス PROM CLK ピンを、またザイリンクス PROM はザイリンクス FPGA CCLK ピンを駆動します。

スレーブ シリアル

ザイリンクス PROM がシリアル (x1) コンフィギュレーション データをザイリンクス FPGA に供給する際、外部クロック ドライブはザイリンクス FPGA CLK ピンおよびザイリンクス PROM CLK ピンを駆動します。

マスタ SPI

SPI PROM がシリアル (x1) コンフィギュレーション データを Virtex-5 FPGA に供給する際、Virtex-5 FPGA は SPI PROM クロック ピンを駆動します。

パラレル

最速のスループットを実現するパラレル コンフィギュレーション

マスタ SelectMap

ザイリンクス PROM がバイト幅の (x8) コンフィギュレーション データをザイリンクス FPGA に供給する際、ザイリンクス FPGA はザイリンクス PROM CLK ピンを駆動します。

スレーブ SelectMAP

ザイリンクス PROM がバイト幅の (x8) コンフィギュレーション データをザイリンクス FPGA に供給する際、ザイリンクス PROM 内部オシレータはザイリンクス FPGA CCLK ピンを駆動します。

スレーブ SelectMAP

ザイリンクス PROM がバイト幅の (x8) コンフィギュレーション データをザイリンクス FPGA に供給する際、外部クロックはザイリンクス PROM CLK ピンを、またザイリンクス PROM はザイリンクス FPGA CCLK ピンを駆動します。

スレーブ SelectMAP

ザイリンクス PROM がバイト幅の (x8) コンフィギュレーション データをザイリンクス FPGA に供給する際、外部クロックはザイリンクス FPGA CCLK ピンおよびザイリンクス PROM CLK ピンを駆動します。

スレーブ SelectMAPBPI

パラレル フラッシュ PROM がバイト幅の (x8) コンフィギュレーション データを Virtex-5 FPGA に供給する際、Virtex-5 FPGA はパラレル フラッシュ PROM を駆動します。