Virtex-6 FPGA のコンフィギュレーション

Virtex-6 コンフィギュレーションのソリューションおよびリソース

Virtex®-6 FPGA の使用する CMOS コンフィギュレーション ラッチ (CCL) により、配線ラインとロジック セルを接続できます。 これらは揮発性のデバイスのため、電力供給がない場合にはコンフィギュレーションを維持できません。 Virtex-6 FPGA のコンフィギュレーションには、電力サイクル毎にデバイス内で CCL の再初期化が必要です。また、電力投入はアプリケーションに応じて変更されます。

• プロトタイプ作成またはデバッグ
• フィールド アップデート
• その他のソリューション
• コンフィギュレーション手法

プロトタイプ作成またはデバッグ

Virtex-6 FPGA のコンフィギュレーションには、プロトタイプ作成の際に次のオプションが提供されています。

• ザイリンクス JTAG プログラミング ケーブル
  ザイリンクスが提供する低コストの JTAG ケーブルにより、プロトタイプ環境に組み込まれている Virtex-6 FPGA を不揮発性のメモリなしで直接コンフィギュレーションできます。iMPACT ソフトウェアにより完全にサポートされるザイリンクス JTAG ケーブルは、ISE® ソフトウェアの一部として提供されています。
  
  
• サード パーティのケーブル/ソリューション
  ザイリンクスがサード パーティ ベンダーと共同で提供するバウンダリ スキャン (JTAG) ツールは、プロトタイプ環境において不揮発性のメモリなしで使用できます。

フィールド アップデート

フィールドでは、Virtex-6 FPGA のコンフィギュレーションに不揮発性のメモリ ソリューションをインプリメントする必要があります。ザイリンクスは、次のオプションを提供します。

• Platform Flash XL
  

  業界最速の 128Mb のコンフィギュレーションおよびストレージ デバイスであり、特に高性能な Virtex-6 FPGA コンフィギュレーションに最適化され、使いやすく、柔軟性に富んでいます。このデバイスは、ザイリンクス コンフィギュレーション ポートフォリオを 128Mb に拡張し、ザイリンクス Virtex-6 ファミリ デバイスに対し、シングル チップ コンフィギュレーション ソリューションを実現します。

• Platform Flash
  Platform Flash は、最もシンプルかつ費用対効果の高い Virtex-6 FPGA 用コンフィギュレーション メモリ ソリューションです。Platform Flash は、1Mb ～ 32Mb までの集積度を提供するザイリンクス独自のシングル チップ ドロップイン ソリューションです。
  
  
• プロセッサ管理
  オンボード プロセッサをご使用の際には、Virtex-6 FPGA のコンフィギュレーションをご利用いただけます。不揮発性のメモリ ソリューションはこの場合も必要です。次のアプリケーション ノートで、プロセッサ管理コンフィギュレーション ソリューションの方法の詳細についてご覧ください。
  • XAPP058 - 『組み込み型マイクロコントローラを使用する XC9500 インシステム プログラミング機能』 (日本語版)
  • XAPP500 - 『J Drive: IEEE 規格 1532 デバイスのインシステム プログラミング』 (英語版)
    
  • XAPP502 - 『マイクロプロセッサを使用するスレーブ シリアル/SelectMAP モードによるザイリンクス FPGA のコンフィギュレーション』 (日本語版)
    
  • XAPP441 - 『MicroBlaze™ または PowerPC™ を使用したリモート FPGA リコンフィギュレーション』 (英語版)
    
    
• 汎用 Flash Memory
  業界をリードするザイリンクス FPGA は、メモリ インターフェイスで直接コンフィギュレーションが可能な唯一のデバイスです。 Virtex-6 FPGA は、流通しているほとんどのフラッシュ メモリをサポートしています。ザイリンクスは、iMPACT 8.2i のリリース以来、プログラムの鍵となる SPI PROM を提供してきました。
  

その他のソリューション

• UG360 『Virtex-6 FPGA ファミリ コンフィギュレーション ガイド』 (英語版)
• XAPP693 - 『ザイリンクス Platform Flash PROM と FPGA 用の CPLD ベースのコンフィギュレーションおよびリビジョン マネージャ』 (英語版)
  
• System ACE CF
• パーシャル リコンフィギュレーション アプリケーション ノート
  • XAPP662 - 『RocketIO™ 属性のインサーキット パーシャル リコンフィギュレーション』 (日本語版)
  • XAPP290 - 『部分的リコンフィギュレーションの 2 つの方法 : モジュール ベースまたはビット単位の操作』 (英語版)
  • XAPP660 - 『RocketIO プリエンファシスおよび差動スウィング制御属性のパーシャル リコンフィギュレーション』 (日本語版)
  • XAPP1100 - 『Virtex-5 FPGAs および Platform Flash XL でのマルチブート』 (英語版)
• 『Virtex-6 FPGA データシート』 (英語版)
• Virtex-6 FPGA
• Platform Flash XL
• Platform Flash

コンフィギュレーション手法

ザイリンクス Virtex-6 FPGA は柔軟なコンフィギュレーションを実現し、次のコンフィギュレーション方法をサポートしています。

シリアル

簡単なコンフィギュレーション コンフィギュレーション スキーム、シリアル スループット

マスタ シリアル

ザイリンクス PROM がシリアル (x1) コンフィギュレーション データをザイリンクス FPGA に供給する際、ザイリンクス FPGA が PROM のクロックを駆動します。

マスタ SPI

SPI PROM がシリアル (x1) コンフィギュレーション データを Virtex-6 FPGA に供給する際、Virtex-6 FPGA が SPI PROM のクロックを駆動します。

パラレル

最速のスループットを実現するパラレル コンフィギュレーション

マスタ SelectMap

ザイリンクス PROM がバイト幅の (x8) コンフィギュレーション データをザイリンクス FPGA に供給する際、ザイリンクス FPGA が PROM のクロックを駆動します。

Platform Flash PROM を使用したスレーブ SelectMAP

ザイリンクス PROM がバイト幅の (x8) コンフィギュレーション データをザイリンクス FPGA に供給する際、外部クロックがザイリンクス FPGA CCLK およびザイリンクス PROM CLK を駆動します。

Platform Flash XL のスレーブ/SelectMAP

ザイリンクス PROM がバイト幅の x16 のコンフィギュレーション データをザイリンクス FPGA に供給する際、外部クロックがザイリンクス FPGA CCLK およびザイリンクス PROM CLK を駆動します。

スレーブ SelectMAPBPI

パラレル フラッシュ PROM がバイト幅の (x8) コンフィギュレーション データを Virtex-6 FPGA に供給する際、Virtex-6 FPGA がパラレル フラッシュ PROM を駆動します。