ホーム : テクノロジ ソリューション : コネクティビティ : Aurora リンク レイヤ プロトコル: Aurora 64B/66B プロトコル


Aurora64B/66B プロトコル

Aurora 64B/66B Channel Block Diagram

Aurora 64B/66B LogiCORE™ IP

Aurora 64B/66B は CORE Generator™ ソフトウェアの一部としてリリースされ、多数のコンフィギュレーション可能なパラメータがあります。このプロトコルは、ストリーミング/フレーミング インターフェイス、一方向/全二重送信データ フロー、MGT 数 (1 つまたは複数)、リファレンス クロック値、ライン レート、選択した MGT 数に基づく MGT 位置、およびリファレンス クロック ソースを選択することでコンフィギュレーションできます。

Aurora 64B/66B プロトコルとそれに関連するデザインにより、MGT の制御インターフェイスを制御および管理する際の課題が解決されます。Aurora 64B/66B を用いることで 1 つまたは複数の MGT を接続して、通信チャネルが形成できます。また、Aurora 64B/66B はデータ パケットの構造およびフロー制御、データ ストライピング、エラーへの対処、MGT リンクを有効にするための初期化などの処理を定義します。Aurora 64B/66B は、透過的なインターフェイスを提供することで MGT をさらに使いやすくします。一方向送信の Aurora 64B/66B デザインを動作させる場合、サイドバンド信号は不要です。

Aurora 64B/66B プロトコルは、Aurora チャネルを通るユーザー データの送信を定義するものです。Aurora 64B/66B チャネルは 1 つまたは複数の Aurora レーンで構成され、各レーンは全多重のシリアル データ接続です。また、チャネルを介して通信するデバイスは、チャネル パートナと呼ばれます。 図 1-1 に、この関係を図示しています。

Aurora Protocol 仕様では、次が定義されます。

• 物理レイヤ インターフェイス
• 初期化およびエラーへの対処
• データ ストライピング
• リンク レイヤ
• フロー制御

Aurora 64B/66B バス ファンクション モデル

ABFM 64B/66B は Aurora 64B/66B プロトコルの動作をモデル化するもので、これを使用してスティミュラスの生成および DUT (Device Under Test) とみなされる Aurora 64B/66B インターフェイス デザインの応答のモニタが可能です。ABFM 64B/66B は、レーン数などのプロトコル パラメータを指定できるようにし、オーバーヘッドがほどんとなしで、Aurora 64B/66B プロトコルのイプリメンテーションのテストを可能にします。.

ABFM 64B/66B はさらに、Aurora 64B/66B の柔軟性、クリーン ルーム方式のインプリメンテーションを提供し、DUT の検証に別の Aurora 64B/66B デザインを使用する際のパフォーマンスを向上させます。 この ABFM 64B/66B は既存の検証環境、特に DUT のテスト用に設計された環境に容易に統合可能です。

ABFM 64B/66B を検証環境へ統合すると、Verilog 環境の PLI (プログラミング言語インターフェイス) および Modelsim 環境の VHDL での FLI (Foreign Language Interface) を使用して DUT と通信できるようになります。PLI/FLI には、トランザクション ベースの呼び出しが含まれ、これが DUT と ABFM 64B/66B 間の通信の確立に使用されます。

ダウンロード

Aurora 64B/66B プロトコル仕様およびバス ファンクション モデル
Aurora プロトコル仕様およびバス ファンクション モデルは無償で、登録後にダウンロードすることで入手できます。
以下をクリック
Aurora 64B/66B LogiCORE™ IP
ザイリンクス ISE CORE Generator™ で提供される Aurora 64B/66B LogiCORE IP を使用し、Virtex™-5 ファミリ向けの調整済み HDL ポイント ソリューションを生成します。ユーザーがコンフィギュレーション可能な LogiCORE IP が無償で提供されています。これは、登録後に ISE™ で入手でき、通常のザイリンクス ISE IP アップデートと共にアップデートされます。
以下をクリック

採用情報 イベント ウェブセミナ プレスリリース IR 情報 フィードバック 法的情報 サイトマップ
© 1994-2008 Xilinx, Inc. All Rights Reserved.