Technology|conn_central
ホーム : テクノロジ ソリューション : コネクティビティ : イーサネット

イーサネット

関連情報
ワイヤード通信ソリューション
イーサネット リファレンス デザイン (ログインが必要です)
 
Virtex®-5 ギガビット イーサネット開発キットのご購入

ネットワークおよびシステム間のプロトコルとして広く認識されているイーサネットは、バックプレーンを含むその他のアプリケーションにも適合します。イーサネットは、その柔軟性、信頼性の高さおよび高い性能によって FPGA 設計にしばしば採用されるプロトコルです。

ザイリンクス イーサネット ソリューションの利点

Spartan®-3 FPGA による低コスト 10/100 イーサネット アプリケーションから Virtex-5 FPGA によるマルチポート ギガビット イーサネット アプリケーションまでいかなる開発設計にも、ザイリンクスはイーサネット ソリューションを提供します。

65nm テクノロジ搭載の Virtex-5 FPGA は、SelectIO™ 使用の MII から GTP トランシーバ使用の SGMII まで広範な PHY インターフェイスをサポートする 4 つのトライモード イーサネット MAC ハード ブロックを提供します。

ハード トライモード MAC の利点

  • 設計および検証に伴う負担を軽減
  • FPGA ファブリック内でイーサネット MAC あたり1,800 (概算) ロジック セルを削減
  • UNH 準拠の検証済みエンベデッド ブロックによりシステム デザインを簡易化

Virtex-5 ギガビット イーサネット開発キットは、実績のある IP コアおよびプロトコルごとの特性評価レポートを含むイーサネット アプリケーションの設計開始に必要なツールをすべて提供します。

市場別ザイリンクス イーサネット ソリューション
市場 アプリケーション 開発上の利点 FPGA ファミリ
ワイヤード ネットワーク、テレコム、ワイヤレス ポート集約、ギガビット イーサネット バックプレーン コントロール プレーン、XAUI ファブリック インターフェイス、LAN ポート 低レイテンシ、4 つの内蔵トライモード イーサネット MAC Virtex-6
Virtex-5
サーバー、ストレージ 独自の NIC および HBA、バックプレーン コントロール 電力センシティビティの高いデータ センタ アプリケーション用低消費電力 GTP Virtex-6
Virtex-5
Spartan-6
Spartan-3
検証および評価 リモート データ キャプチャ 高速 DAC/ADC、内蔵 DSP48 ブロック、データ ストレージおよびプロセッシング用メモリ インターフェイス向け SelectIO インターフェイス Virtex-6
Virtex-5
Spartan-6
Spartan-3
産業、科学、医療 産業オートメーション機器、医療画像、ウェハ検査

柔軟で拡張性のあるソリューション

 Virtex-6
Virtex-5
Spartan-6
Spartan-3
オーディオ、画像、ブロードキャスト ビデオ処理カード 統合されたトライモード MAC で、DSP に特化したアプリケーション向け FPGA 開発を実現 Virtex-6
Virtex-5
Spartan-6
Spartan-3
民生機器 ドッキングステーション、ワークステーション、ゲーム用 PC コスト効果が高く、製品購入後すぐに開発できるイーサネット ソリューション Spartan-6
Spartan-3
航空宇宙/高信頼性製品 誘導システム、制御システム、シミュレータ インダストリアル用温度範囲 Spartan-6
Spartan-3

IP コア別イーサネット向けザイリンクス ソリューション
10 ギガビット イーサネット IP コア アプリケーション インターフェイス FPGA デバイス 技術資料 UNH IOL テスト 特性評価レポート キット
10G EMAC ローカル リンク Virtex-5、Virtex-4 FX/SX/LX、Virtex-II Pro、Virtex-II 技術資料 検証済 特性評価レポート ご購入
RXAUI XGMII Virtex-6 技術資料 N/A 間もなく完了 ご購入
XAUI XGMII Virtex-5 、Virtex-4 FX、Virtex-II Pro 技術資料 検証済 特性評価レポート ご購入
1 ギガビット イーサネット IP コア アプリケーション インターフェイス FPGA デバイス 技術資料 UNH IOL テスト 特性評価レポート キット
Virtex-6 エンベデッド トライモード イーサネット MAC ラッパ ローカル リンク Virtex-6 技術資料 間もなく完了 間もなく入手可能 ご購入
ブロック 統合ブロック用トライモード イーサネット ラッパ ローカル リンク Virtex-5 技術資料 検証済 特性評価レポート ご購入
統合ブロック用トライモード イーサネット ラッパ ローカル リンク Virtex-4 FX 技術資料 検証済 特性評価レポート ご購入
トライモード イーサネット ソフト IP コア ローカル リンク Virtex-5、Virtex-4 FX/SX/LX、Virtex-II Pro、Virtex-II、Spartan-3A DSP、Spartan-3A/3AN、Spartan-3、Spartan-3E 技術資料 検証済 特性評価レポート ご購入
XPS_LL_TEMAC ローカル リンク Virtex-5 SXT/LXT/LX、Virtex-4 FX/SX/LX
Spartan-3A DSP、Spartan-3A/3AN		 技術資料 検証済 特性評価レポート ご購入
イーサネット AVB MicroBlaze™ Virtex-6 LXT、Virtex-6 SXT、Virtex-5 FXT、Virtex-5 LX、Virtex-5 LXT、  Virtex-5 SXT、  Spartan-6 LX、 Spartan-6 LXT、  Spartan-3A、Spartan-3A DSP、Spartan-3AN、Spartan-3E 技術資料 N/A 特性評価レポート ご購入
1G EMAC ローカル リンク Virtex-5, Virtex-4 FX/SX/LX, Virtex-II Pro, Virtex-II, Spartan-3A DSP, Spartan-3A/3AN, Spartan-3, Spartan-3E 技術資料 検証済 特性評価レポート ご購入
イーサネット 1000BASE-X PCS/PMA ローカル リンク Virtex-6, Virtex-5, Virtex-4 FX/SX/LX, Virtex-II Pro, Virtex-II, Spartan-6, Spartan-3A DSP, Spartan-3A/3AN, Spartan-3, Spartan-3E 技術資料 検証済 特性評価レポート ご購入
10/100 イーサネット IP アプリケーション インターフェイス FPGA デバイス 技術資料 UNH IOL テスト 特性評価レポート キット
XPS イーサネット lite N/A Virtex-5, Virtex-4 FX/SX/LX, Spartan-3A, Spartan-3A/3AN, Spartan-3E 技術資料 N/A N/A N/A
その他の IP コア アプリケーション インターフェイス FPGA デバイス 技術資料 UNH IOL テスト 特性評価レポート キット
イーサネット統計 N/A Virtex-6, Virtex-5, Virtex-4 FX/SX/LX, Virtex-II Pro, Virtex-II, Spartan-6, Spartan-3A DSP, Spartan-3A/3AN, Spartan-3, Spartan-3E 技術資料 N/A N/A N/A
サード パーティの IP コア別イーサネット ソリューション
40G/100G イーサネット IP アプリケーション インターフェイス FPGA デバイス 技術資料 UNH IOL テスト 特性評価レポート キット
40G/100G EMAC 512 ビット LBUS Virtex-6 HXT、LXT
Virtex-5 FXT、TXT		 技術資料 IEEE 802.3BA Rev 2.1 準拠 – 可能になり次第 UNH テストを実施 N/A キット

 

お使いのアプリケーションに最適なソリューションをお選びいただけます。

ザイリンクス FPGA のイーサネット ソリューションでは MicroBlaze ソフト プロセッサおよび、内蔵の PowerPC プロセッサの 2 つのエンベデッド プロセッサ オプションを実行できます。 エンベデッド プロセッサを含まない FPGA 用イーサネット ソリューションも提供しています。

MicroBlaze (ソフト プロセッサ)

EMAC Lite は、MicroBlaze ソフト プロセッサを使用した設計向けに最適なイーサネット IP コアです。EMAC Lite は、組み込みのトライモード MAC とソフト IP プロセッサ間の軽快なインターフェースを提供します。Platform Studio および EMAC Lite により、MAC と MicroBlaze プロセッサを容易に統合できます。

PowerPC (ハード プロセッサ)

高性能プロセッサ ローカル バス (PLB) インターフェイスは、ハード プロセッサ 性能を最大限引き出し、内蔵 PowerPC プロセッサとトライモード MAC 間のインターフェイスとして機能します。Platform Studio は、IP コアの容易な統合を実現します。

エンベデッド プロセッサ不要

軽いラッパ インターフェイス IP コアは、エンベデッド プロセッサが使用出来ない際にも、内蔵のトライモード MAC に簡単かつ効率よくインターフェイスを提供します。CORE Generator™ ソフトウェアによりインスタンス化された際に、IP コアのリファレンス デザインも生成されます。 設計は素早く効果的に FPGA に組み込まれます。

/csi/footer.htm