イーサネット

• Virtex-5 ギガビット イーサネット開発キットのご購入.
• ウェブセミナ : ザイリンクスの FPGA およびギガビット イーサネット開発キットを使用するイーサネット ソリューションについて

ネットワークおよびシステム間のプロトコルとして広く認識されているイーサネットは、バックプレーンを含むその他のアプリケーションにも適合します。イーサネットは、その柔軟性、信頼性の高さおよび高い性能によって FPGA 設計にしばしば採用されるプロトコルです。

ザイリンクス イーサネット ソリューションの利点

Spartan™-3 FPGA による低コスト 10/100 イーサネット アプリケーションから Virtex™-5 FPGA によるマルチポート ギガビット イーサネット アプリケーションまでいかなる開発設計にも、ザイリンクスはイーサネット ソリューションを提供します。

65nm テクノロジ搭載の Virtex-5 FPGA は、SelectIO™ 使用の MII から GTP トランシーバ使用の SGMII まで広範な PHY インターフェイスをサポートする 4 つのトライモード イーサネット MAC ハード ブロックを提供します。

ハード トライモード MAC の利点

• 設計および検証に伴う負担を軽減
• FPGA ファブリック内でイーサネット MAC あたり1,800 (概算) ロジック セルを削減
• UNH 準拠の検証済みエンベデッド ブロックによりシステム デザインを簡易化

Virtex-5 ギガビット イーサネット開発キットは、実績のある IP コアおよびプロトコルごとの特性評価レポートを含むイーサネット アプリケーションの設計開始に必要なツールをすべて提供します。

市場別ザイリンクス イーサネット ソリューション
市場	アプリケーション	開発上の利点	FPGA ファミリ
ワイヤード ネットワーク、テレコム、ワイヤレス	ポート集約、ギガビット イーサネット バックプレーン コントロール プレーン、XAUI ファブリック インターフェイス、LAN ポート	低レイテンシ、4 つの内蔵トライモード イーサネット MAC	Virtex-5
サーバー、ストレージ	独自の NIC および HBA、バックプレーン コントロール	低消費電力の必要なデータ センタ アプリケーション用低消費電力 GTP	Virtex-5 Spartan-3
検証および評価	リモート データ キャプチャ	高速 DAC/ADC、内蔵 DSP48 ブロック、データ ストレージおよびプロセッシング用メモリ インターフェイス向け SelectIO インターフェイス	Virtex-5 Spartan-3
産業、科学、医療	産業オートメーション機器、医療画像、ウエハ検査	柔軟で拡張性のあるソリューション	Virtex-5 Spartan-3
オーディオ、画像、ブロードキャスト	ビデオ処理カード	統合されたトライモード MAC で、DSP に特化したアプリケーション向け FPGA 開発を実現	Virtex-5 Spartan-3
民生機器	ドッキングステーション、ワークステーション、ゲーム用 PC	コスト効果が高く、製品購入後すぐに開発できるイーサネット ソリューション	Spartan-3
航空宇宙/高信頼性製品	誘導システム、制御システム、シミュレータ	インダストリアル温度範囲	Spartan-3

IP コア別イーサネット向けザイリンクス ソリューション
10 ギガビット イーサネット IP コア	アプリケーション インターフェイス	FPGA デバイス	技術資料	UNH IOL テスト	特性評価レポート	キット
10G EMAC	ローカル リンク	Virtex-5 LXT/LX、Virtex-4 FX/LX/SX、Virtex-II Pro、Virtex-II	Virtex-5 FPGA 技術資料	検証済	特性評価レポート	Virtex-5 ギガビット イーサネット開発キット
XAUI	ローカル リンク	Virtex-5 LXT、Virtex-4 FX、Virtex-II Pro	Virtex-5 FPGA 技術資料	検証済	特性評価レポート	Virtex-5 ギガビット イーサネット開発キット
1 ギガビット イーサネット IP コア	アプリケーション インターフェイス	FPGA デバイス	技術資料	UNH IOL テスト	特性評価レポート	キット
トライ モード イーサネット MAC ラッパ	ローカル リンク	Virtex-5 LXT/SXT	Virtex-5 FPGA 技術資料	検証済	特性評価レポート	Virtex-5 ギガビット イーサネット開発キット
トライ モード イーサネット MAC ラッパ	ローカル リンク	Virtex-4 FX	Virtex-5 FPGA 技術資料	検証済	特性評価レポート	Virtex-5 ギガビット イーサネット開発キット
トライモード イーサネット ソフト IP コア	ローカル リンク	Virtex-5 LX、Virtex-4 FX/LX/SX、Virtex-II Pro、Virtex-II、Spartan-3A DSP、Spartan-3A/3AN、Spartan-3、Spartan-3E	Virtex-5 FPGA 技術資料	検証済	特性評価レポート	Virtex-5 ギガビット イーサネット開発キット
1G EMAC	ローカル リンク	Virtex-5 LXT/LX、Virtex-4 FX/LX/SX、Virtex-II Pro、Virtex-II、Spartan-3A DSP、Spartan-3A/3AN、Spartan-3、Spartan-3E	Virtex-5 FPGA 技術資料	検証済	特性評価レポート	Virtex-5 ギガビット イーサネット開発キット
PLB GEMAC	PowerPC®	Virtex-II Pro、Virtex-II	Virtex-5 FPGA 技術資料	検証済	特性評価レポート	Virtex-5 ギガビット イーサネット開発キット
イーサネット 1000BASE-X PCS/PMA	ローカル リンク	Virtex-5 LXT/LX、Virtex-4 FX/LX/SX、Virtex-II Pro、Virtex-II、Spartan-3A DSP、Spartan-3A/3AN、Spartan-3、Spartan-3E	Virtex-5 FPGA 技術資料	検証済	特性評価レポート	Virtex-5 ギガビット イーサネット開発キット
10/100 イーサネット IP	アプリケーション インターフェイス	FPGA デバイス	技術資料	UNH IOL テスト	特性評価レポート	キット
OPB EMAC	MicroBlaze™	Virtex-4 FX/LX/SX、Virtex-II Pro、Virtex-II、Virtex、 Spartan-3A、Spartan-3、Spartan-IIE、Spartan-II	技術資料	検証済	特性評価レポート	Spartan-3AN スタータ キット
OPB EMAC Lite	MicroBlaze	Virtex-4 FX/LX/SX、Virtex-II Pro、Virtex-II、Virtex-E、Virtex、Spartan-3A、Spartan-3、Spartan-IIE	技術資料	検証済	特性評価レポート	Spartan-3AN スタータ キット
PLB EMAC	PowerPC	Virtex-4 FX、Virtex-II Pro、Virtex-II、Virtex-E、Virtex、Spartan-3A、Spartan-3、Spartan-IIE	技術資料	検証済	特性評価レポート	Spartan-3AN スタータ キット
その他の IP コア	アプリケーション インターフェイス	FPGA デバイス	技術資料	UNH IOL テスト	特性評価レポート	キット
イーサネット統計	N/A	Virtex-5 LXT/LX、Virtex-4 FX/LX/SX、Virtex-II Pro、Virtex-II、Spartan-3A DSP、Spartan-3A/3AN、Spartan-3、Spartan-3E	イーサネット統計技術資料	N/A	N/A	N/A
XPS イーサネット Lite	N/A	Virtex-5 LXT/LX/SXT、Virtex-4 FX/LX/SX、Spartan-3A、Spartan-3A/3AN、 Spartan-3E	技術資料	N/A	N/A	N/A

お使いのアプリケーションに最適なソリューションをお選びいただけます。

ザイリンクス FPGA のイーサネット ソリューションでは MicroBlaze ソフト プロセッサおよび、内蔵の PowerPC プロセッサの 2 つのエンベデッド プロセッサ オプションを実行できます。エンベデッド プロセッサを含まない FPGA 用イーサネット ソリューションも提供しています。

MicroBlaze (ソフト プロセッサ)

EMAC Lite は、MicroBlaze ソフト プロセッサを使用した設計向けに最適なイーサネット IP コアです。EMAC Lite は、組み込みのトライモード MAC とソフト IP プロセッサ間の軽快なインターフェースを提供します。Platform Studio および EMAC Lite により、MAC と MicroBlaze プロセッサを容易に統合できます。

PowerPC (ハード プロセッサ)

高性能プロセッサ ローカル バス (PLB) インターフェイスは、ハード プロセッサ 性能を最大限引き出し、内蔵 PowerPC プロセッサとトライモード MAC 間のインターフェイスとして機能します。Platform Studio は、IP コアの容易な統合を実現します。

エンベデッド プロセッサ不要

軽いラッパ インターフェイス IP コアは、エンベデッド プロセッサが使用出来ない際にも、内蔵のトライモード MAC に簡単かつ効率よくインターフェイスを提供します。CORE Generator™ ソフトウェアによりインスタンス化された際に、IP コアのリファレンス デザインも生成されます。 設計は素早く効果的に FPGA に組み込まれます。