|
関連資料
メモリ ソリューションザイリンクス メモリ インターフェイス ソリューションの提供するハードウェア検証済みリファレンス デザインとソフトウェア ツールにより、カスタマイズされたデザインを容易に構築できます。 ザイリンクス Virtex®-6 および Spartan®-6 FPGA を使用した高速、低価、かつ低消費電力のメモリ インターフェイス設計に関連した Webcast が提供されています。 デバイスの選択とコントローラのインプリメンテーションを簡略化するアプリケーション ノート、テクニカル ノート、リファレンス デザイン、メモリ インターフェイス ジェネレータ (MIG) を提供します。
メモ :*Spartan®-3A/AN デバイスは 400Mbps DDR2 インターフェイスをサポート ( アプリケーション ノート - XAPP458 を参照) FPGA 別のその他のメモリ リソースVirtex-6 FPGA
Spartan-6 FPGA
Virtex-5 FPGA
Spartan-3 ジェネレーション FPGA Spartan-3A スターター キット ボード用 DDR2 リファレンス デザインおよび DDR2-400 ビデオ デモ - 登録済みの方は、ファイルがダウンロードできます。 Spartan-3E スターター キット用 DDR リファレンス デザイン - 登録済みの方は、ファイルがダウンロードできます。 メモリ インターフェイス ジェネレータ (MIG)メモリ インターフェイス ジェネレータを使用して、HDL コードとピン配置を含む Virtex-6、Spartan-6、Virtex-5、Virtex-4、Spartan-3 のメモリ インターフェイス リファレンス デザインを生成してください。 登録済みの方は、ユーザー ガイドおよび MIG ツールがダウンロードできます。ユーザー ガイドは、推奨ピン制約、PCB トレース マッチング、終端方法、IO として利用可能なクロックの規則、バンク推奨事項、DCI および ODT の提案などに関する情報も含みます。 |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||