Technology|mem_corner

メモリ ソリューション

ザイリンクス メモリ インターフェイス ソリューションの提供するハードウェア検証済みリファレンス デザインとソフトウェア ツールにより、カスタマイズされたデザインを容易に構築できます。

ザイリンクス Virtex®-6 および Spartan®-6 FPGA を使用した高速、低価、かつ低消費電力のメモリ インターフェイス設計に関連した Webcast が提供されています。

デバイスの選択とコントローラのインプリメンテーションを簡略化するアプリケーション ノート、テクニカル ノート、リファレンス デザイン、メモリ インターフェイス ジェネレータ (MIG) を提供します。

FPGA のメモリ インターフェイス サポート
メモリ タイプ Virtex-6 Spartan-6 Virtex-5 Virtex-4 Extended
Spartan-3A
DDR3 SDRAM 1066 Mbps† 800 Mbps† 800 Mbps** - -
533 MHz 400 MHz 400 MHz
DDR2 SDRAM 800 Mbps† 800 Mbps† 667 Mbps 600 Mbps 400 Mbps*
400 MHz 400 MHz 333 MHz 300 MHz 200 MHz
DDR SDRAM 400 Mbps† 400 Mbps† 400 Mbps 344 Mbps 333 Mbps
200 MHz 200 MHz 200 MHz 172 MHz 166 MHz
LPDDR SDRAM - 400 Mbps† - - -
200 MHz
QDR II/QDRII+ SRAM 2 x 900 Mbps† - 2 x 600 Mbps 2 x 550 Mbps -
450 MHz 300 MHz 275 MHz
RLDRAM II 1066 Mbps† - 667 Mbps 470 Mbps -
533 MHz 333 MHz 235 MHz

メモ :

*Spartan®-3A/AN デバイスは 400Mbps DDR2 インターフェイスをサポート ( アプリケーション ノート - XAPP458 を参照)
**Virtex®-5 800Mbps DDR3 は特性評価によって異なる
†Virtex-6 および Spartan-6 のサポートは特性評価によって異なる

FPGA 別のその他のメモリ リソース

Virtex-6 FPGA

Spartan-6 FPGA

Virtex-5 FPGA

Spartan-3 ジェネレーション FPGA

Spartan-3A スターター キット ボード用 DDR2 リファレンス デザインおよび DDR2-400 ビデオ デモ - 登録済みの方は、ファイルがダウンロードできます。
未登録のユーザー | 登録済みのユーザー

Spartan-3E スターター キット用 DDR リファレンス デザイン - 登録済みの方は、ファイルがダウンロードできます。
未登録のユーザー | 登録済みのユーザー

メモリ インターフェイス ジェネレータ (MIG)

メモリ インターフェイス ジェネレータを使用して、HDL コードとピン配置を含む Virtex-6、Spartan-6、Virtex-5、Virtex-4、Spartan-3 のメモリ インターフェイス リファレンス デザインを生成してください。

未登録のユーザー | 登録済みのユーザー

登録済みの方は、ユーザー ガイドおよび MIG ツールがダウンロードできます。ユーザー ガイドは、推奨ピン制約、PCB トレース マッチング、終端方法、IO として利用可能なクロックの規則、バンク推奨事項、DCI および ODT の提案などに関する情報も含みます。

/csi/footer.htm