アドバンス サーチ
ホーム : テクノロジ ソリューション : メモリ ソリューション
関連資料
ホワイト ペーパ: Memory Interfaces with Xilinx FPGAs (英語版)
Webcasts (英語)
Memory Interface Design with MIG 2.0
Low-cost to High-performance Memory Interface Design Made Easy with Xilinx FPGAs

メモリ ソリューション

Buy Spartan-3A FPGA Development Kit for DDR2 SDRAM

ザイリンクス メモリ インターフェイス ソリューションの提供するハードウェア検証済みリファレンス デザインとソフトウェア ツールにより、カスタマイズされたデザインを容易に構築できます。

オンライン デモ : Memory Interface Design with MIG 2.0 (英語版)

デバイスの選択とコントローラのインプリメンテーションを簡略化するアプリケーション ノート、テクニカル ノート、リファレンス デザイン、メモリ インターフェイス ジェネレータ (MIG) を提供します。

Virtex-5 と Virtex-4 FPGA 用メモリ インターフェイス
メモリ タイプ Virtex™-5 Virtex-4 Spartan™-3 ジェネレーション
DDR3 SDRAM 800Mbps
400MHz 		- -
DDR2 SDRAM 667Mbps
333MHz 		600Mbps
300MHz 		400Mbps*
200MHz
DDR SDRAM 400Mbps
200MHz 		344Mbps
172MHz 		333Mbps
166MHz
QDR II SRAM 2 x 600Mbps
300MHz 		2 x 550Mbps
275MHz 		-
RLDRAM II 667Mbps
333MHz 		470Mbps
235MHz 		-

*Spartan-3A/AN デバイスは 400Mbps DDR2 インターフェイスをサポート (アプリケーション ノート - XAPP458 参照)

FPGA 別のその他のメモリ リソース

Virtex-5 FPGA

Virtex-4 FPGA

  • 開発プラットフォーム : ML461

Spartan-3 ジェネレーション FPGA

Spartan-3A スターター キット/DDR2 開発キット用 DDR2 リファレンス デザインおよび DDR2-400 ビデオ デモ - 登録済みの方は、ファイルがダウンロードできます。
未登録のユーザー | 登録済みのユーザー

Spartan-3E スターター キット用 DDR リファレンス デザイン - 登録済みの方は、ファイルがダウンロードできます。
未登録のユーザー | 登録済みのユーザー

メモリインターフェイス ジェネレータ(MIG)

メモリインターフェイス ジェネレータを使用して、HDL コードとピン配置を含む Virtex-5、 Virtex-4、Spartan-3 ジェネレーション メモリ インターフェイス リファレンス デザインを生成してください。

未登録のユーザー | 登録済みのユーザー

登録済みの方は、ユーザー ガイドおよび MIG ツールがダウンロードできます。ユーザー ガイドは、推奨ピン制約、PCB トレース マッチング、ターミネーション スキーム、クロック能力 IO 規則、バンク推奨、DCI および ODT の提案などに関する情報も含みます。
採用情報 イベント ウェブセミナ プレスリリース IR 情報 フィードバック 法的情報 サイトマップ
© 1994-2008 Xilinx, Inc. All Rights Reserved.