RLDRAM II

RLDRAM II 用リソース

マイクロン社、インフィニオン テクノロジーズ社と RLDRAM (Reduced Latency Dynamic Random Access Memory) を共同開発しました。 RLDRAM II は、高集積で高帯域、サイクルタイム削減を考慮した SRAM のように使用可能なメモリです。 独自の内部メモリ構造により超高速ランダム アクセス、 DRAM と SRAM の間のギャップを解消しました。 RLDRAM II の特長は、スイッチおよびルータ アプリケーションに最適で、高帯域幅、高速、レイテンシ重視アプリケーションなど、ハイエンド PC やサーバの L3 キャッシュに使用する RLDRAM に特に適しています。

RLDRAM のアーキテクチャでは、従来の標準 DRAM を使用した場合に 40ns 以上を要したのに比べ、列のサイクルタイムを 25ns にまで削減しました。 また、周波数 300MHz で動作し、2.4GB/s の帯域幅を維持しながらサポートします。

アプリケーション ノートとリファレンス デザイン

XAPP852 - Virtex-5 FPGA の合成可能な CIO DDR RLDRAM II コントローラ

このアプリケーション ノートでは、Virtex™-5 デバイスを一般的な I/O (CIO) ダブル データ レート (DDR) のレイテンシを削減した DRAM (RLDRAM II) デバイスとインターフェイスする方法について説明します。
 

  XAPP710 - Virtex-4 FPGA の合成可能な CIO DDR RLDRAM II コントローラ

このアプリケーション ノートでは、Virtex-4 デバイスでインプリメントされた CIO DDR RLDRAM II コントローラ デザインについて説明します。

  XAPP771 - Virtex-II Pro FPGA の合成可能な CIO DDR RLDRAM II コントローラ

このアプリケーション ノートでは、Virtex™-II Pro デバイスを一般的な I/O (CIO) ダブル データ レート (DDR) のレイテンシを削減した DRAM (RLDRAM II) デバイスとインターフェイスする方法について説明します。

MIG (Memory Interface Generator) - 本ツールを使用して、HDL コードとピン配置を含む Virtex-5 、Virtex-4 、Spartan-3 ジェネレーション 、メモリ インターフェイス リファレンス デザインが容易に生成できます。

未登録のユーザー | 登録済みのユーザー

既に登録済みの方は、ユーザー ガイドおよび MIG ツールをダウンロードできます。 ユーザー ガイドは、推奨ピン制約、PCB トレース マッチング、ターミネーション スキーム、クロック能力 IO ルール、バンク推奨、DCI および ODT の提案などに関する情報も含んでいます。

サード パーティ

マイクロン社の RLDRAM データシート

 

 
採用情報 イベント ウェブセミナ プレスリリース IR 情報 フィードバック 法的情報 サイトマップ
© 1994-2008 Xilinx, Inc. All Rights Reserved.