DDR/ LPDDR/ DDR2 SDRAM

DDR/DDR2 SDRAM の新しい機能、性能により、さらに高いクロック レートとデータ レートが実現されます。Virtex®-6 FPGA および Spartan®-6 のビルトイン機能により、800Mbps を超えるデータ レートで DDR2 SDRAM とのインターフェイスが可能になります。

アプリケーション ノートおよびリファレンス デザイン

Virtex-6 FPGAs (DDR2)

UG406 - Virtex-6 FPGA メモリ インターフェイス ソリューション ユーザー ガイド (PDF)
UG406 - Virtex-6 FPGA メモリ インターフェイス ソリューション ユーザー ガイド は、Virtex-6 FPGA の LogiCORE™ IP メモリ インターフェイス コアの使用、カスタマイズ、シミュレーションについて説明しています。

Spartan-6 FPGAs (DDR2, DDR, LPDDR)

UG388 - Spartan-6 FPGA メモリ コントローラ ユーザー ガイド (PDF)

Virtex-5 FPGAs (DDR2, DDR)

XAPP858 - Virtex-5 デバイスの高性能 DDR2 SDRAM インターフェイス (PDF)

XAPP851 - Virtex-5 FPGA を使用した DDR SDRAM コントローラ (PDF)

Spartan™-3A ファミリ (DDR2, DDR)

XAPP458 - Spartan-3A FPGA の DDR2-400 メモリ インターフェイスをインプリメント (PDF)

XAPP454 - Spartan-3 FPGA DDR2 メモリ インターフェイス (PDF)
HDL コード : 未登録のユーザー | 登録済みのユーザー

XAPP768c - Spartan-3 HDL コード用 166 MHz DDR インターフェイス HDL コード (PDF、ログインが必要です)
HDL コード : 未登録のユーザー | 登録済みのユーザー

Virtex-4 FPGAs (DDR2, DDR)

XAPP721 - ISERDES および OSERDES を使用した高性能 DDR2 SDRAM インターフェイス データ キャプチャ (PDF)

XAPP723 - Virtex-4 デバイスを使用した DDR2 コントローラ (PDF)

XAPP701 - ダイレクト クロッキング テクニックを使用したメモリ インターフェイスのデータ キャプチャ (PDF)

XAPP702 - DDR-2 Controller Using Virtex-4 Devices (PDF)

XAPP709 - Virtex-4 デバイスを使用した DDR SDRAM コントローラ (PDF)

その他のリソース

オンライン デモ : Memory Interface Design with MIG 2.0 (英語版)

メモリ ベンダー

 Micron Technology 社 DDR2 SDRAM データシート