カリキュレータとエスティメータ

デザイン検証、設計の正確な推定

以下のリンクをご利用いただくと、デザインの実現可能性および設計の初期の段階で正確な推定値を得る助けとなります。 またこれらのリンクの中には、デザイン検証やインプリメンテーション後の検証を実行する際に役立つものもあります。

FPGA
ファミリ 基本情報
Virtex™-5 FPGA Virtex-5 PCB デザイナーズ ガイド (英語版)
Virtex-4 FPGA Virtex-4 PCB デザイナーズ ガイド (英語版)
Virtex-II 、 Virtex-II Pro XAPP689 (英語版)
すべてのSpartan™ FPGA デバイス XAPP689 (英語版)

アプリケーション ノート

大規模 FPGA のグランド バウンスの管理 (日本語版 XAPP689)このアプリケーション ノートでは、FGPA から信号を受信するデバイスが、入力アンダーシュートおよびロジック Low 電圧の要件を確実に満たすようにデザインするための計算方法について説明しています。 また、バンクおよびパッケージ レベルで WASSO (Weighted Average Simultaneously Switching Output) 解析用のカリキュレータについても触れています。

消費電力について

各デバイス ファミリにエスティメータおよびカリキュレータを提供 Web Power Tool とスプレッドシート ツールは、デバイス リソースの使用予測、動作周波数、トグル レートを基に消費電力を推定する、デザインのインプリメンテーション前に使われるツールです。 ザイリンクス ソフトウェア ツールにデザインをインプリメントした後は、XPower を使用してより正確な消費電力を推定することができます。

 
採用情報 イベント ウェブセミナ プレスリリース IR 情報 フィードバック 法的情報 サイトマップ
© 1994-2008 Xilinx, Inc. All Rights Reserved.