UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

Image Signal Processing (ISP) Pipeline

製品説明

logiISP-UHD Image Signal Processing Pipeline IP コアは、ザイリンクス All Programmable デバイスをベースとする Smarter Vision エンベデッド デザインの入力ビデオ ストリームのデジタル処理および画質を強化することを目的とした超高解像度 (4K2K を含む UHD) ISP パイプラインです。logiISP-UHD IP は、さまざまなセンサーで生成された異なるビデオ入力フォーマットに対応して、不良ピクセルの除去、Bayer パターンでエンコードされたビデオのデモザイク、画像の色設定/ガンマ補正、ビデオのノイズ除去、さまざまな制御アルゴリズムのビデオ解析データの収集、ビデオ データ フォーマット/カラー ドメインの操作を行います。標準 IP コアの機能のほかに、ISP Pipleline で収集したビデオ解析データと連携して利用できる AWB (自動ホワイト バランス) と AE (自動露出) プロセッサ ベース制御アルゴリズムを有償で提供しています。

logiISP IP コアは、logiHDR High Dynamic Range (HDR) Pipeline IP と簡単に結合して高度なビデオ処理パイプラインを構築できるため、高コントラストなシーン (例: 直射日光で協調されたオブジェクト、極端に暗い所に配置されたあるオブジェクト) から最大の要素を抽出することが可能です。

主な機能と利点

  • 完成したコンフィギュレーション可能な超高解像度 ISP パイプライン
  • コンフィギュレーション可能な ISP ブロック : Defective Pixel Correction (不良ピクセルの修正)、Color Filter Array Interpolation (カラー フィルター アレイ補間)、Image Enhancement (画像補正)、Color-Space Converter (カラー スペース コンバーター)
  • 入力ビデオ ストリームのデジタル処理と画質強化、およびビデオ解析データの収集
  • 評価用 IP コアおよびビットアキュレート C モデルはリクエストに応じて提供
  • AWB&AE 用の有償ライセンス エクステンション
  • IP の提供には、ソフトウェア ドライバー、関連資料、技術サポートが含まれる
  • 入力ビデオ フォーマット: Raw Bayer、RGB、YCrCb; 1 ピクセルあたり 8/10/12 ビット
  • 1 クロックあたり 1、2、または 4 ピクセルの並列ピクセル処理
  • 最大解像度 7680x7680 (4K2Kp60 (3840x2160) を含む) をサポート
  • ビデオ入力/出力は ARM AMBA AXI4-Stream プロトコルに準拠

ツールおよびデバイスのサポート

デバイス ファミリ サポート:

デザイン ツール サポート:

Xylon d.o.o.パートナー プロフィール表示

プログラム レベル:

Premier
情報をリクエスト
  • パーツ番号: logiISP

デバイス インプリメンテーション マトリックス

このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。

ファミリ デバイス スピード グレード ツール バージョン HW 検証? スライス LUT BRAM DSP48 CMT GTx FMAX (Mhz)
KINTEX-7 Family XC7K325T -3 Vivado 2015.4 Y 0 9164 80 28 0 0 304
Zynq-7000 Family XC7Z020 -1 Vivado 2015.4 Y 0 9157 78 28 0 0 182

IP の品質指標

一般的な情報

データ作成日 9 07, 2016
現在の IP リビジョン番号 2.0
現在のリビジョンのリリース日 2 22, 2016
初期バージョンのリリース日 12 09, 2014

ザイリンクス カスタマによる製品化

製品化をしたザイリンクス カスタマーのプロジェクト数 10
参照資料の有無 N

デリバラブル (成果物)

購入可能な IP 形式 ネットリスト
ソース コードの形式 VHDL
ハイレベル モデルの有無 Y
モデル形式 C
統合テストベンチの有無 N
コード カバレッジ レポートの有無 N
ファンクショナル カバレッジ レポートの有無 N
UCF の有無 N
市販の評価ボードの有無 Y
ソフトウェア ドライバーの有無 Y
ドライバーの OS サポート なし

インプリメンテーション

ザイリンクス製品向けのコード最適化の有無 Y
一般的な FPGA 最適化技術 推論, インスタンシエーション, UltraFast 設計手法
カスタムの FPGA 最適化技術 なし
サポートされる合成ソフトウェア ツール/バージョン Xilinx XST
スタティックタイミング解析実施の有無 N
AXI インターフェイス AXI4-Stream, AXI4-Lite
IP-XACT メタデータの有無 Y

検証

資料検証計画の有無 実行可能な文書化されたプラン
試験方法 両方
アサーション Y
収集したカバレッジ メトリック アサーション
タイミング検証実施の有無 Y
タイミング検証レポートの有無 N
サポートされるシミュレーター Mentor ModelSIM

ハードウェア検証

FPGA 上で検証済み Y
使用したハードウェア検証プラットフォーム MicroZed Embedded Vision キット
業界標準コンプライアンス テストに合格 N
テスト結果の有無 N