UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

PCI Express (PCIe) Gen3 サブシステム用 AXI Bridge

製品説明

AXI PCIe® Gen 3 コアは、AXI4 インターフィエスと Gen 3 PCI Express (PCIe) シリコン ハード コア間にインターフェイスを提供します。AXI4 PCIe のサブシステムが AXI4 アーキテクチャと PCIe ネットワーク間にフルブリッジを提供します。サブシステムは、PCIe コア、GT インターフェイス、および AXI4 インターフェイスで構成されます。ブリッジ回路は FPGA ファブリックにインプリメントされており、PCIe コアと GT は FPGA 内のハードコア エレメントです。

AXI4 PCIe コア は、AXI4 コマンドから PCIe TLP パケット、および PCIe リクエストから AXI4 コマンドの完全なトランザクション レベルの変換を行います。

主な機能と利点

  • 最大ペイロード ワイズ (MPS) : 256 バイト
  • MSI (Message Signaled Interrupt)
  • メモリマップド AXI4 が PCIe スペースへアクセス
  • PCIe がメモリマップド AXI4 スペースへアクセス
  • TLP completion のトラッキングおよび管理
  • 割り込みを使用するエラー検出および表示
  • イングレス/イーグレス アウトスタンディング トランザクション (2 ~ 32)
  • イングレス/イーグレス アドレス変換 (32b から 64b 幅へ)
  • PCIe 32 ビット PCIe ベース アドレス レジスタ (BAR) をエンドポイントとしてサポート

ツールおよびデバイスのサポート

デバイス ファミリ サポート:

デザイン ツール サポート:

xilinx-131x43