UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AXI UART16550

製品説明

AXI UART (Universal Asynchronous Receiver Transmitter) 16550 は、AMBA® (アドバンス マクロコントローラー バス アーキテクチャ) AXI (Advanced eXtensible Interface) に接続して、非同期シリアル データ転送用のコントローラー インターフェイスを提供します。このソフト IP コアは、AXI4-Lite インターフェイスを介して接続するよう設計されています。この資料に記載されている AXI UART 16550 に関する内容は、National Semiconductor 社の 『PC16550D UART with FIFOs Data Sheet』 から引用しています。

この資料の内容はすべて、National Semiconductor 社の PC16550D データ シートに基づいているため、正式な仕様書としてお使いいただけます。National Semiconductor 社の PC16550D データ シートと AXI UART 16550 データシートの異なる点は、「Specification Exceptions」 セクションにまとめて記載しています。

主な機能と利点

  • レジスタ アクセスやデータ転送用の AXI4-Lite インターフェイス
  • ハードウェア レジスタおよびソフトウェア レジスタは、すべての標準 16450 UART および 16550 UART と互換性がある
  • デフォルトのコア コンフィギュレーションをサポート (9600 ボーレート、8 ビット データ長、ストップ ビット 1 、パリティー ビットなし)
  • すべての標準シリアル インターフェイス プロトコルをインプリメント
    • キャラクターあたりのデータ ビット数を指定可能 (5、6、7、8 ビット)
    • 偶数、基数、パリティなしの検出と生成
    • 1、1.5、または、2 ストップ ビットの検出と生成
    • 内部ボー レート ジェネレーターと独立したレシーバー クロック入力
    • モデム制御機能
    • 優先順位が付いた割り込み (送信、受信、ライン ステータス、モデル制御)
    • エラー スタート ビットの検出と回復
    • ライン ブレークの検出と生成
    • 内部ループバックの診断機能
    • 16 キャラクターの送信および受信 FIFO
xilinx-131x43
  • バンドル内容: Vivado Design Suite
    Embedded Development Kit
  • ライセンス: Xilinx End User License Agreement
このページをブックマークに追加