UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

USXGMII Subsystem

製品説明

USXGMII (Universal Serial 10GE Media Independent Interface) IP コアは、IEEE 802.3 の第 49 項で定義されている BASE-R PCS/PHY (Physical Coding Sublayer/Physical Layer) を採用し、10M、100M、1G、2.5G、5G、または 10GE のシングル ポートを使用するメカニズムを持つ Ethernet Media Access Controller (MAC) を実装します。USXGMII IP コアは、ザイリンクス UltraScale+ および UltraScale 対応の Vivado® Design Suite で、暗号化済みのレジスタ転送レベル (RTL) として提供されています。


主な機能と利点

  • USXGMII 仕様 EDCS-1467841 revision 1.4 に準拠
  • 10.3125Gb/s リンクで 10M、100M、1G、2.5G、5G、または 10GE データ レートをサポート
  • MAC (Mmedi Access Control) と PCS/PMA (Physical Coding Sublayer/Physical Medium Attachment) の両方を含む
  • コード複製/10GE リンクへの低いレートを削除
  • ユーザー クロック ドメインへのレート適応
  • データパス用の 32 ビット AXI4-Stream インターフェイス
  • AXI4-Lite レジスタ インターフェイス (オプション)
  • 802.3x およびプライオリティ フロー制御をサポート
  • 詳しい統計収集
  • カスタム プリアンブルのサポート

リソース使用率


サポート

デフォルト デフォルト タイトル ドキュメント タイプ 日付
このページをブックマークに追加