UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

UltraScale / UltraScale+ Interlaken

製品説明

Interlaken 向けの Xilinx® LogiCORE™ IP UltraScale™ アーキテクチャ インテグレイテッド IP コアは、ケーラブルなチップ間インターコネクト プロトコルで、優れた UltraScale アーキテクチャで使用され、次の機能を実現します。

  • [lane logic only] モードの場合、各シリアル トランシーバーを使用してフル機能の Interlaken インターフェイスを構築できます。48 個のシリアル トランシーバーを備えるデバイスでは、最大 600Gb/s の合計スループットを持続できます。
  • Interlaken インテグレイテッド IP コア ソリューションは、Interlaken Protocol Definition の Revision 1.2 (2008 年 10 月 7 日) に準拠するよう設計されています。
  • このインテグレイテッド IP コアは、この仕様のレーン ロジックとプロトコル ロジックの両方を実装し、各インスタンシエーションで約 6 万以上のシステム ロジック セルを節約し、同等のソフト インプリメンテーションと比較して消費電力はわずか 1/8 となります。

主な機能と利点

  • 合計の最大帯域幅は 150Gb/s (コンフィギュレーションは次のとおりです)
    • 3.125Gb/s ~ 12.5Gb/s のデータ レートで最大 12 レーン
    • 12.5Gb/s ~ 25.78125Gb/s で最大 6 レーン
  • データのストリッピング/デストリッピング (1 ~ 12 レーン)
  • レーン デコミッショニング
  • 2 つのモード (パケット モードおよびバースト インターリーブド モード) をサポート

リソース使用率


サポート

デフォルト デフォルト タイトル ドキュメント タイプ 日付
このページをブックマークに追加