UltraScale / UltraScale+ Interlaken

Interlaken 向けの AMD LogiCORE™ IP UltraScale™ アーキテクチャ インテグレイテッド IP コアは、スケーラブルなチップ間インターコネクト プロトコルで、UltraScale アーキテクチャで次のような特長があります。

• [lane logic only] モードの場合、各シリアル トランシーバーを使用してフル機能の Interlaken インターフェイスを構築できます。48 個のシリアル トランシーバーを備えるデバイスでは、最大 600Gb/s の合計スループットを持続できます。
• 各インテグレーテッド IP コアでサポートされているプロトコル ロジックは最大 150Gb/s まで拡張されます。Interlaken インテグレイテッド IP コア ソリューションは、Interlaken Protocol Definition の Revision 1.2 (2008 年 10 月 7 日) に準拠するよう設計されています。
• このインテグレイテッド IP コアは、この仕様のレーン ロジックとプロトコル ロジックの両方を実装し、各インスタンシエーションで約 88 万以上のシステム ロジック セルを節約し、同等のソフト インプリメンテーションと比較して消費電力はわずか 60% となります。