製品説明
MicroBlaze™ は、エンベデッド アプリケーション向けに最適化された豊富な命令を含む AMD の 32/64 ビット RISC Harvard アーキテクチャ ソフト プロセッサ コアです。MicroBlaze ソフト プロセッサ ソリューションを活用することにより、ペリフェラル、メモリおよびインターフェイス機能の組み合わせを自由に選択でき、最も低いコストで必要なシステムを一つの FPGA で実現できます。
主な機能と利点
- 70 以上のユーザー設定可能オプション
- 最適なフットプリント用に 3 段パイプライン、最大パフォーマンス用に 5 段パイプライン
- PLB または AXI インターフェイスのいずれかをサポート
- ビッグエンディアンまたはリトルエンディアンをサポート
- オプションのメモリ管理ユニット (MMU)
- オプションの浮動小数点ユニット (FPU)
- 命令キャッシュおよびデータ サイド キャッシュ
リソース使用率
サポート
製品説明
信頼性の高い MicroBlaze トリプル モジュラー冗長 (TMR) ソリューションは、ザイリンクス FPGA で実行されている MicroBlaze プロセッサのソフト エラーを検出、修正、および回復します。
主な機能と利点
- MicroBlaze のトリプル モジュラー冗長ソリューションは、信頼性の高い処理を提供するために連携する 5 つの IP コアで構成されています。これらのコアを次に示します。
- TMR Manager は、全体的な冗長性を制御し、ソフト エラーの軽減を管理します。
- TMR Voter は、三重化されたサブブロック内のエラーをマスクして本来の機能を維持するセルフチェック多数決回路を実行します。
- TMR Comparator は、三重化されたサブブロックからの出力に対してセルフチェック比較を実行し、不一致の場合にエラーを生成します。
- TMR Inject は、テスト目的で機能レベルのエラーを挿入します。
- TMR Soft Error Mitigation (SEM) インターフェイスは、ザイリンクスの Soft Error Mitigation IP コアをカプセル化します
- Vivado IP Integrator の自動化により、三重化された MicroBlaze サブシステムの作成が簡素化されます。
- TMR Manager サンプル デザインが提供されます。
デフォルト
デフォルト
タイトル
ドキュメント タイプ
日付