UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

Soft Error Mitigation (SEM) Core

製品説明

Soft Error Mitigation (SEM) IP コアは、SEUの検出、訂正、および分類を実行します。このコアは、SEU 検出機能の一環として、ICAP や FRAME_ECC ブロックなどのデバイス プリミティブを使用して、リードバック CRC 回路へクロックを供給して観察します。SEU の訂正では、IP コアが適切な動作を実行して エラーを検出して訂正します。SEU の分類では、IP コアがザイリンクスの「Essential Bit」 テクノロジを使用してシステムの有効性を高めます。

また、SEM IP コアは、コンフィギュレーション メモリにエラーを挿入して、SEU のエミュレーションも実行できます。エラー挿入機能を利用することによって、放射線影響施設にて高価な試験を行わなくても、IP コアの SEU 緩和機能を評価およびテストできます。


主な機能と利点

  • 高度なシリコン ECC を使用して UltraScale デバイス ファミリをサポート
  • SEU を自動で検出、訂正、分類
  • システムのあらゆる点を評価できるようにエラー注入をサポート
  • UART 通信のサポート付きサンプル デザインを含む
  • 最大 200MHz をサポート

サポート

このページをブックマークに追加